지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.3
- 수록면
- 37 - 44 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고속 링 발진기를 이용한 WLAN용 5.8 ㎓ PLL을 제안하였다. 제안한 PLL에 사용된 링 발진기는 부 스큐지연방식을 이용하여 차동 구조로 설계되었다. 따라서 Power-Supply-Injected Noise에 둔감하며, 1/f Noise를 감소시키기 위하여 Tail Current Source를 사용하지 않았다. 제안한 링 발진기는 0 ～ 1.8 V의 컨트롤 전압에 걸쳐 5.13 ～ 7.04 ㎓의 발진주파수를 보였다. 본 논문에서 제안한 PLL 회로는 0.18 um 1.8 V TSMC CMOS 라이브러리를 기본으로 하여 설계하였고 시뮬레이션을 통하여 성능을 검증하였다. 동작 주파수는 5.8 ㎓이며, Locking Time은 2.5 us, 5.8 ㎓에서의 소비 전력은 59.9mW로 측정되었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 부 스큐 지연방식의 개념
Ⅲ. 제안한 링 발진기를 이용한 PLL
Ⅳ. 성능 검증 및 실험 고찰
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (11)
참고문헌 신청
이승훈 , 1999 , CMOS 아날로그, 혼성모드 집적시스템 설계 , 시그마 프레스
J. H. C. Zhan , 2003 , Analysis of Emitter Degenerated LC Oscillators Using Bipolar Technologies , IEEE Symp. Circuits and Systems : 669 ~ 672
T. K. K. Tsang , 2003 , A High Fiqure of Merit and Area-Efficient Low-Voltage(0.7-1V) 12GHz CMOS VCO , 2003 IEEE RFIC Symp : 89 ~ 92
C. Hung , 2000 , A 25.9GHz Voltage-Controlled Oscillator Fabricatied in a CMOS Process , IEEE Symp. on VLSI Circuits : 100 ~ 101
M. Tiebout , 2002 , A 1 V 51 GHz Fully-Integrated VCO in 0.12 um CMOS , ISSCC Dig. of Tech : 300 ~ 301
J. H. C. Zhan , 2003 , Analysis of Emitter Degenerated LC Oscillators Using Bipolar Technologies , IEEE Symp. Circuits and Systems : 669 ~ 672
T. K. K. Tsang , 2003 , A High Fiqure of Merit and Area-Efficient Low-Voltage(0.7-1V) 12GHz CMOS VCO , 2003 IEEE RFIC Symp : 89 ~ 92
C. Hung , 2000 , A 25.9GHz Voltage-Controlled Oscillator Fabricatied in a CMOS Process , IEEE Symp. on VLSI Circuits : 100 ~ 101
M. Tiebout , 2002 , A 1 V 51 GHz Fully-Integrated VCO in 0.12 um CMOS , ISSCC Dig. of Tech : 300 ~ 301
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL을 이용한 K-band용 발진기에 관한 연구 ( A study on the PLL oscillator for K-band )
한국통신학회논문지
2000 .04
-
자체귀환형 2단 고리발진기를 이용한 고속 CMOS PLL 설계
대한전자공학회 학술대회
1999 .06
-
PLL을 이용한 유전체 공진 발진기의 주파수 안정화에 관한 연구
한국통신학회 학술대회논문집
1991 .08
-
저전력 저잡음 클록 합성기 PLL 설계
대한전기학회 학술대회 논문집
2006 .10
-
PLL 에 의한 고안정 국부발진기 설계에 관한 연구 ( A Study on the High Stability Local Oscillator Design by Phase Locked Loop )
대한전자공학회 학술대회
1997 .01
-
저전력 500㎒ CMOS PLL 주파수합성기 설계
대한전기학회 학술대회 논문집
2006 .10
-
무선 CATV를 위한 PLL 발진기 설계 및 제작 연구 ( A study on the PLL oscillator for Wireless CATV )
한국통신학회논문지
2000 .11
-
주파수 배가 방법을 이용한 고속 전압 제어 링 발진기
전자공학회논문지-SC
2010 .03
-
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
-
A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS
대한전자공학회 ISOCC
2012 .11
-
무정전전원장치에 적합한 새로운 전원각 정보 추출 기술
한국산학기술학회 학술대회논문집
2004 .06
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
-
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
-
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
-
PLL을 이용한 FMCW 레이더 발진기 구현
한국통신학회 학술대회논문집
2007 .07
-
2단 발진기를 이용한 7GHz 위상 고정 루프
대한전자공학회 학술대회
2019 .11
-
초 광대역에 적용 가능한 저위상 잡음 PLL 설계에 관한 연구
한국위성정보통신학회논문지
2010 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
CMOS 공정을 이용한 3.12GHz PLL 설계
진현종
,
최윤희
,
박상규
대한전자공학회 학술대회
2005
.05
RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계
강호용
,
채상훈
전자공학회논문지-SD
2011
.01
고속 전압 조절 발진기 ( Voltage Controlled Oscillator ) 의 설계에 관한 연구 ( A study on the design of high-speed Voltage Controlled Oscillator )
김민규
,
김원찬
대한전자공학회 학술대회
1989
.11
MOSFET의 1/f noise에 의한 CMOS Ring Oscillator의 Jitter 분석
박세훈
한국정보통신학회논문지
2004
.12
주파수 배가 방법을 이용한 고속 전압 제어 링 발진기
이석훈
,
황인석
전자공학회논문지-SC
2010
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016461517