메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 SD編 第45卷 第4號
발행연도
2008.4
수록면
72 - 77 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 Embedded resistor 적용을 위한 오개닉 기판 위에 캐버티(Cavity) 공정에 의해서 형성된 균일한 두께를 갖는 저항체의 제조 방법과 저항편차에 대해서 조사했다. 기존의 스크린 프린팅에 의해서 발생하는 PCB의 위치에 따른 저항값의 편차를 개선하기 위하여 캐버티 공정을 소개했다. 원하는 모양과 부피를 갖는 저항은 스크린 프린팅과 페이스트를 이용하여 cavity 공정에 의해 정확하게 형성되어 졌다. 이 방법은 PCB의 생산 공정시간을 줄일 수 있고, 스크린 프린팅의 정밀도에 의한 큰 영향 없이 빠르게 공정 조건을 배치할 수 있으므로써 생산량을 개선시킬 수 있다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
참고문헌
저자소개

참고문헌 (7)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014689177