지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. 재구성 가능한 보조프로세서의 구조
Ⅲ. 실험 결과
Ⅳ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
멀티미디어 응용을 위한 재구성가능 프로세서 설계
한국멀티미디어학회 학술발표논문집
2002 .11
Low-area Bit-parallel Systolic Array for Multiplication and Square over Finite Fields
한국컴퓨터정보학회논문지
2020 .02
멀티미디어 무선 단말기를 위한 재구성 가능한 코프로세서의 설계
전자공학회논문지-SD
2007 .04
모듈러 곱셈을 위한 고정 - 크기 시스톨릭 어레이(fixed size systolic array) 설계
한국정보과학회 학술발표논문집
1995 .10
효율적인 Radix-4 모듈러 곱셈기의 시스톨릭 어레이 구조
대한전자공학회 학술대회
2002 .11
모듈러 곱셈을 위한 선형 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1997 .11
재구성 가능한 멀티미디어 코프로세서의 구조연구
대한전자공학회 학술대회
1995 .12
재구성 가능한 멀티미디어 코프로세서의 구조연구 ( A Study on the Reconfigurable Coprocessor for Multimedia Applications )
대한전자공학회 학술대회
1995 .11
행렬곱을 위한 시스톨릭 어레이 아키텍춰의 설계 ( A Design of Systolic Array Architecture for Matrix Multiplication )
대한전자공학회 학술대회
1991 .11
완전탐색 블럭정합 알고리즘을 위한 일차원 시스톨릭 어레이의 구조
전자공학회논문지-SC
2002 .09
GF(2m)상의 LSD 우선 곱셈을 위한 새로운 시스톨릭 어레이
한국통신학회논문지
2008 .04
정교한 클럭 게이팅을 이용한 저전력 재구성 가능한 DSP 설계
전자공학회논문지-SD
2008 .02
재구성 가능한 신경망 프로세서의 설계
대한전자공학회 학술대회
1999 .11
재구성 가능한 벡터 곱셈기 구조
대한전자공학회 학술대회
2006 .11
Reconfigurable Coprocessor for Communication Systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
복합 멀티미디어 단말을 위한 유연 DSP 알고리듬 구현구조
대한전자공학회 학술대회
2003 .07
시스톨릭 구조를 가진 디지털 신호 처리기에 적용을 위한 시분할 곱셈기 ( Time-Division Multiplier applied to Digital Signal Processing System with Systolic Architecture )
대한전자공학회 학술대회
1993 .01
몽고메리 알고리즘을 위한 고정-크기 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1999 .04
기약 All One Polynomial을 이용한 유한체 GF(2^m)상의 시스톨릭 곱셈기 설계
한국통신학회논문지
2004 .08
선형 프로세서 상에서의 행렬 곱셈 및 Kalman Filter의 입력 자료 설계
한국정보과학회 학술발표논문집
1997 .10
0