지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 255 - 258 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
MPSoCs are gaining popularity because of its potential to solve computationally expensive problems. MPSoCs frequently use two kinds of memories; on-chip SRAMs and off-chip DRAMs. Processors in multicore systems usually take many clock cycles for the transfer of data to/from off-chip memories which affects the overall system performance. While an on-chip memory operation takes one or two clock cycles, an off-chip memory access takes significantly more number of clock cycles. Therefore, delay modeling for off-chip memories is important to optimize the overall system performance. This paper proposes the cycle accurate delay modeling techniques for finding the exact delays for off-chip memories.
목차
Abstract
Ⅰ. INRODUCTION
Ⅱ. MEMORY DELAY MODELING
Ⅲ. MOTIVATIONAL EXAMPLE
Ⅳ. MEMORY ACCESS OPTIMIZATION
Ⅴ. EXPERIMENTAL RESULTS
Ⅵ. CONCLUSIONS
ACKNOWLEDGEMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Effective Memory Access Optimization by Memory Delay Modeling, Memory Allocation, and Buffer Allocation
대한전자공학회 ISOCC
2009 .11
-
Case Study 3 ( Memory )
대한전자공학회 단기강좌
1983 .01
-
Energy Based Memory Regulating System
제어로봇시스템학회 국제학술대회 논문집
2012 .10
-
A Programmable Memory BIST for Embedded Memory
대한전자공학회 ISOCC
2008 .11
-
고속 임베디드 응용을 위한 메모리 제어 칩
한국기계기술학회지
2010 .01
-
Modeling and Analysis of On-chip and Off-Chip Power Supply Network
ICVC : International Conference on VLSI and CAD
1997 .01
-
FPGA Off-Chip 메모리의 성능 분석
한국정보과학회 학술발표논문집
2019 .06
-
Modeling and Analysis of Impedances and Noises on On-Chip and Off-Chip
대한전자공학회 ISOCC
2004 .10
-
Memory Design for Artificial Intelligence
International journal of internet, broadcasting and communication : IJIBC
2020 .01
-
Technology of the next generation low power memory system
International journal of internet, broadcasting and communication : IJIBC
2018 .01
-
Neural Chip 의 최근동향과 상용 Chip
대한전자공학회 워크샵
1991 .01
-
건축과 미술(종합) - 장소의 기억, 기억의 공간
건축사
2014 .01
-
Memory Design Considerations for High-performance Networking SoCs
대한전자공학회 ISOCC
2013 .11
-
Memory Tester 알고리즘의 VHDL Chip Set 설계 및 검증
대한전기학회 학술대회 논문집
2003 .11
-
Memory Tester 알고리즘의 VHDL Chip Set 설계 및 검증
대한전기학회 학술대회 논문집
2003 .11
-
다중 응용프로그램 도메인을 지원하는 재구성 가능 연산구조의 칩 구현
대한전자공학회 학술대회
2009 .11
-
직교절삭시 칩유동의 유한요소해석
대한기계학회 춘추학술대회
2001 .09
-
DNA Chip
전자공학회지
2002 .03
-
RISC ( Reduced Instruction Set Computer ) 용 ON-CHIP CACHE MEMORY 설계 ( DESIGN OF ON-CHIP CACHE MEMORY FOR RISC MICROPROCESSOR )
대한전자공학회 학술대회
1989 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018601775