지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전기학회 Journal of Electrical Engineering & Technology Journal of Electrical Engineering & Technology Vol.3 No.3
- 발행연도
- 2008.9
- 수록면
- 430 - 435 (6page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In the paper, an algorithm called a Constraint algorithm is proposed to solve the fan-in problem occurred in ADC encoding circuits. The Flash ADC architecture uses a double-base number system (DBNS). The DBNS has known to represent the multi-dimensional logarithmic number system (MDLNS) used for implementing the multiplier accumulator architecture of FIR filter in digital signal processing (DSP) applications. The authors use the DBNS with the base 2 and 3 to represent binary output of ADC. A symmetric map is analyzed first, and then asymmetric map is followed to provide addition read DBNS to DSP circuitry. The simulation results are shown for the Double-Base Integer Encoder (DBIE) of the 6-bit ADC to demonstrate an effectiveness of the Constraint algorithm, using 0.18㎛ CMOS technology. The DBIE's processing speed of the ADC is fast compared to the FAT tree encoder circuit by 0.95 ㎓.
목차
Abstract
1. Introduction
2. DBNS-Map and Constraint Algorihm
3. DBIE Results
4. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Application of Constraint Algorithm for High Speed A/D Converters
융합신호처리학회 논문지
2008 .01
-
New Multiplier for a Double-Base Number System Linked to a Flash ADC
[ETRI] ETRI Journal
2012 .04
-
Constraint - based Algorithm 를 이용한 일관공정관리 시스템 개발 ( The Development of the Integrated Control System Using Constraint - based Algorithm )
한국지능정보시스템학회 학술대회논문집
1997 .06
-
Capacitive Interpolated Flash ADC Design Technique
대한전자공학회 ISOCC
2010 .11
-
파이프라인 ADC를 위한 저 전력소모와 작은 칩 사이즈의 내부 Flash ADC의 설계
대한전자공학회 학술대회
2009 .07
-
상황과 제한 사항을 기반으로 한 이동 객체 경로 알고리즘
한국정보기술학회논문지
2010 .06
-
A Constraint-Based Inference System for Satisfying Design Constraints
KSME International Journal
2000 .06
-
8-bit flash ADC 설계
대한전자공학회 학술대회
1999 .11
-
The Conversion Algorithm between Double-Base Number System and Floating-Point Number System applied for FIR filter
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
파이프라인 ADC를 위한 저 전력소모와 작은 칩 사이즈의 내부 Flash ADC의 설계
대한전자공학회 학술대회
2009 .07
-
A Conflict Detection Method Based on Constraint Satisfaction in Collaborative Design
Journal of Computing Science and Engineering
2015 .06
-
실시간 DSP 연산을 위한 고속의 ADC 설계
대한전자공학회 학술대회
2006 .11
-
미분 경제적분방정식 ( DBIE ) 을 이용한 이차원형상 설계민감도 해석
대한기계학회 춘추학술대회
1990 .01
-
수정된 CMOS 플래시 AD변환기 구현
대한전자공학회 학술대회
2008 .06
-
A 12b 80MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR and Flash ADCs
대한전자공학회 ISOCC
2012 .11
-
소자 부정합에 덜 민감한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC
전자공학회논문지
2016 .07
-
A 10b 1MS/s 0.5mW SAR ADC with Double Sampling Technique
대한전자공학회 ISOCC
2009 .11
-
A 6-bit 2-GS/s flash ADC for UWB system front-end
대한전자공학회 ISOCC
2006 .10
-
더블 샘플링 기법을 사용한 10bit 1MS/s 0.5㎽ 축차 비교형 아날로그-디지털 변환기
전기학회논문지
2011 .02
-
A Blind Separation Algorithm with a Linear Constraint
제어로봇시스템학회 국제학술대회 논문집
2006 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-560-001630542