지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper presents a profiling model of a wide-window superscalar microprocessor using multiple branch prediction. The key idea is to apply statistical profiling technique to the superscalar microprocessor with a wide instruction window and a multiple branch predictor. The statistical profiling data are used to obtain a synthetical instruction trace, and the consecutive multiple branch prediction rates are utilized for running trace-driven simulation on the synthesized instruction trace. We describe our design and evaluate it with the SPEC 2000 integer benchmarks. Our performance model can achieve accuracy of 8.5 % on the average.
목차
Abstract
1. 서론
2. 통계적 프로화일링 기법
3. 통계적 프로화일링과 다중 분기 예측법
4. 실험
5. 모의실험 결과
6. 결론
감사의 글
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The Effect of Instruction Window on the Performance of a Superscalar
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
한정된 연산유닛에서 명령어 종속성을 이용하는 수퍼스칼라 프로세서의 이론적 성능 모델
전기학회논문지
2010 .02
-
A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
다중 분기 예측법을 사용하는 수퍼스칼라 프로세서의 성능 모델
정보과학회논문지(A)
1997 .05
-
퍼셉트론을 이용하는 다중 분기 예측법
전기학회논문지
2009 .03
-
독립시행의 정리를 이용하는 수퍼스칼라 프로세서의 다중 분기 예측 성능 모델
대한전자공학회 학술대회
1999 .06
-
고성능 프로세서를 위한 하이브리드 분기 명령 예측기에 대한 연구
대한전자공학회 학술대회
2012 .11
-
수퍼스칼라 마이크로프로세서용 시퀀서 설계
대한전자공학회 학술대회
1994 .11
-
An Analytical Embedded Microprocessor Performance Model using Instruction Dependencies
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
통계적 모의실험을 이용하는 프로세서의 성능 모델
정보과학회논문지 : 시스템 및 이론
2006 .06
-
윈도우의 크기와 연산유닛 기반의 임베디드 수퍼스칼라 프로세서의 이론적 성능 모델
대한전자공학회 학술대회
2009 .07
-
Recovery Scheme to Reduce Latency of Miss-Prediction for Superscalar Processor using L1 Recovery Cache
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
퍼셉트론을 이용하는 다중 분기 예측법에 대한 연구
대한전자공학회 학술대회
2006 .06
-
HDL Modeling of the Descriptor Cache unit for Superscalar Microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
A First-Order Superscalar Processor Model with Limited Resources
한국멀티미디어학회 국제학술대회
2009 .08
-
64비트 4-way 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조 ( A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor )
한국통신학회논문지
2000 .11
-
64비트 4-way 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조
대한전자공학회 학술대회
1996 .11
-
64비트 4-WAy 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조 ( A Prefetch Architecture with Efficient Branch Prediction for 64-bit 4-way Superscalar Microprocessor )
대한전자공학회 학술대회
1996 .11
-
HDL modeling of the descriptor cache unit for superscalar microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
Modeling of a TLB and a Paging Block of a Superscalar Microprocessor
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-560-002246655