지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이 논문의 연구 히스토리 (9)
2009
2007
2006
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In the initial design phase of superscalar microprocessors, a performance model is necessary. A theoretic performance model is very useful since performance for various architecture parameters can be obtained by simply computing equations, without repeating simulations. Previous studies established theoretic performance models using the relation between the instruction window size and the issue width, with the penalties due to branch mispredictions and cache misses. However, the study was intended for unlimited number of functional units, which is insufficient for the real case application. This paper proposes a superscalar microprocessor theoretical performance model which also works for the limited functional units. To enhance the accuracy of our limited functional unit model, instruction dependency rates are employed. By using trace-driven data of SPEC 2000 integer programs as input, this paper shows that the theoretically computed performance of superscalar microprocessor with limited number of functional units is quite similar to the measured performance.
목차
Abstract
1. 서론
2. 수퍼스칼라 프로세서의 이론적 성능 모델
3. 모의 실험 환경
4. 모의실험 결과
5. 결론
감사의 글
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An Analytical Embedded Microprocessor Performance Model using Instruction Dependencies
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
윈도우의 크기와 연산유닛 기반의 임베디드 수퍼스칼라 프로세서의 이론적 성능 모델
대한전자공학회 학술대회
2009 .07
-
A First-Order Superscalar Processor Model with Limited Resources
한국멀티미디어학회 국제학술대회
2009 .08
-
The Effect of Instruction Window on the Performance of a Superscalar
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
대형 윈도우에서 다중 분기 예측법을 이용하는 수퍼스칼라 프로세서의 프로화일링 성능 모델
전기학회논문지
2009 .07
-
수퍼스칼라 마이크로프로세서용 시퀀서 설계
대한전자공학회 학술대회
1994 .11
-
HDL Modeling of the Descriptor Cache unit for Superscalar Microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
HDL modeling of the descriptor cache unit for superscalar microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
수퍼스칼라 마이크로프로세서용 버스 유닛 설계
대한전자공학회 학술대회
1994 .11
-
수퍼스칼라 마이크로프로세서용 버스 유닛 설계 ( Design of a Bus Unit of a Superscalar Microprocessor )
대한전자공학회 학술대회
1994 .11
-
64비트 4-way 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조
대한전자공학회 학술대회
1996 .11
-
64비트 4-WAy 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조 ( An Optimized Instruction Issue Architecture of 64-bit 4-way Superscalar Microprocessor )
대한전자공학회 학술대회
1996 .11
-
A Prefetch Unit Design for CISC Type Superscalar Microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
A Prefetch Unit Design for CISC type Superscalar Microprocessor
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
가변길이 명령어의 수퍼스칼라 마이크로프로세서 프리패치 유닛 설계 ( Design of a prefetch Unit of a Variable Length Instruction Superscalar Microprocessor )
한국통신학회논문지
1995 .04
-
수퍼스칼라 마이크로프로세서용 시퀀서 설계 ( Design of a Sequencer Unit of a Superscalar Microprocessor )
대한전자공학회 학술대회
1994 .11
-
A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
Adopting the Banked Register Files for Temperature-Aware Microprocessors
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
윈도우의 크기와 연산유닛 기반의 임베디드 수퍼스칼라 프로세서의 이론적 성능 모델
대한전자공학회 학술대회
2009 .07
-
32비트 수퍼스칼라 마이크로프로세서를 위한 버스 인터페이스 유닛 설계
대한전자공학회 학술대회
1995 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-560-002249934