지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.7
- 수록면
- 1,931 - 1,932 (2page)
이용수
초록· 키워드
오류제보하기
NoC 기반 시스템이 적용되는 설계는 시스템 크기가 커짐에 따라 칩 테스트 문제도 동시에 제기 되고 있다. 이에 따라 NoC 기반의 시스템의 테스트 시간을 줄일 수 있는 internal test 방식의 새로운 BIST(Built-in Self-Test) 구조에 관한 연구를 하였다. 기존의 NoC 기반 시스템의 BIST 테스트 구조는 각각의 router와 core에 BIST logic과 random pattern generator로 LFSR(Linear Feedback Shift Regis ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
-
효율적인 혼합 BIST 방법
전자공학회논문지-SD
2003 .08
-
BIST 기법을 이용한 RF 집적회로의 테스트용이화 설계
디지털콘텐츠학회논문지
2012 .12
-
고밀도 메모리 테스트를 위한 랜덤 BIST의 비교분석
한국정보과학회 학술발표논문집
1997 .10
-
내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조
전자공학회논문지-SD
2010 .08
-
테스트 포인트 삽입에 의한 내장형 자체 테스트 구현 ( BIST implementation with test points insertion )
대한전자공학회 학술대회
1998 .11
-
혼성 신호 회로에 대한 효과적인 BIST
전자공학회논문지-SD
2002 .08
-
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
-
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
-
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
-
SoC 내장 메모리를 위한 ARM 프로세서 기반의 프로그래머블 BIST
정보과학회논문지 : 시스템 및 이론
2008 .06
-
내장 메모리를 위한 프로그램 가능한 자체 테스트
전자공학회논문지-SD
2007 .12
-
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
-
내장형 자체 테스트 패턴 생성을 위한 하드웨어 오버헤드 축소
전자공학회논문지-SD
2003 .07
-
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
-
Rectangle Packing 방식 기반 NoC 테스트 스케쥴링
전자공학회논문지-SD
2006 .01
-
내장 메모리 테스트를 위한 BIST 회로 자동생성기 ( Automatic BIST Circuit Generator for Embedded Memories )
전자공학회논문지-SD
2001 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-560-003373706