지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.4
- 수록면
- 75 - 87 (13page)
이용수
초록· 키워드
오류제보하기
표준 CMOS 공정에서 제작 가능한 보호용 싸이리스터 소자와 다이오드 소자를 사용하는 RF IC용 두 가지 입력 ESD 보호회로 방식을 대상으로, 2차원 소자 시뮬레이터를 이용하는 DC 해석, 혼합모드 과도해석 및 AC 해석을 통해 보호용 소자내 격자온도 상승 및 입력버퍼단의 게이트 산화막 인가전압 측면에서의 HBM ESD 보호강도에 대한 심도있는 비교 분석을 시도한다. 이를 위해, 입력 ESD 보호회로가 장착된 CMOS 칩의 입력 HBM 테스트 상황에 대한 등가회로를 구성하고, 5가지 HBM 테스트 모드에 대해 최대 6개의 보호용 소자를 포함하는 혼합모드 과도 시뮬레이션을 시행하고 그 결과를 분석함으로써 실제 테스트에서 발생할 수 있는 문제점들에 대한 상세한 분석을 시도한다. 이 과정에서 보호용 소자 내 바이폴라 트랜지스터의 트리거를 수월케 하는 방안을 제안하며, 두 가지 보호회로 방식에서 내부회로의 게이트 산화막 파괴는 보호용 소자 내에 존재하는 NMOS 구조의 접합 항복전압에 의해 결정됨을 규명한다. RF IC용 입력 보호회로로서의 두 가지 보호방식의 특성 차이에 대해 설명하는 한편, 각 보호용 소자와 회로의 설계와 관련되는 유용한 기준을 제시한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 보호용 소자 구조 및 DC 특성
Ⅲ. 보호용 소자별 ESD 입력 보호회로
Ⅳ. HBM 혼합모드 과도 시뮬레이션
Ⅴ. AC 소자 시뮬레이션
Ⅵ. 추가 논의
Ⅶ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
NMOS 트랜지스터와 싸이리스터 보호용 소자를 이용하는 입력 ESD 보호방식의 비교 연구
전기전자학회논문지
2009 .03
-
RF IC용 싸이리스터형 정전기 보호소자 설계에 관한 연구
전기전자학회논문지
2003 .12
-
정전기 보호용 소자의 AC 모델링에 관한 연구
전기전자학회논문지
2004 .07
-
Smart Power IC를 위한 HBM 5000V급 ESD 보호회로 설계
대한전자공학회 학술대회
2009 .11
-
Structure Optimization of ESD Diodes for Input Protection of CMOS RF ICs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .06
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
-
HBM ESD 현상의 혼합모드 과도해석 ( Mixed-Mode Transient Analysis of HBM ESD Phenomena )
전자공학회논문지-SD
2001 .01
-
고주파 집적회로를 위한 ESD 보호회로 설계
전자공학회논문지-SD
2010 .08
-
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구
대한전자공학회 학술대회
2016 .11
-
소자 시뮬레이션을 이용한 ESD 보호용 NMOS 트랜지스터의 항복특성 분석 ( Analysis on the Breakdown Characteristics of ESD - protection NMOS Transistors Based on Device Simulations )
전자공학회논문지-D
1997 .11
-
출력단ESD보호회로의 설계 및 그 전기적 특성에 관한 연구 ( A Study on the Design of the Output ESD Protection Circuits and their Electrical Characteristics )
전자공학회논문지-A
1992 .11
-
반도체 IC 고장분석에 적합한 ESD Stress Mode 선정
대한기계학회 춘추학술대회
2007 .10
-
ESD Protection Circuits with Low-Voltage Triggered SCR for RF Applications
대한전자공학회 학술대회
2008 .06
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
PMOS가 삽입된 SCR 기반의 ESD 보호 회로에 관한 연구
전기전자학회논문지
2019 .12
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003221031