지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 기존의 Pipelined ΔΣ 변조기
Ⅲ. 제안하는 pipelined ΔΣ 변조기
Ⅳ. 시뮬레이션 결과 및 해석
Ⅴ. 결론
Acknowledgment
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
CNT 센서 응용을 위한 전류모드 연속시간 ΔΣ 모듈레이터
대한전자공학회 학술대회
2008 .11
CPL을 이용한 Pipelined Phase Accumulator 설계
대한전자공학회 학술대회
1995 .12
CPL을 이용한 Pipelined Phase Accumulator 설계 ( Design of a Phase Accumulator with Pipelined Structure Using CPL )
대한전자공학회 학술대회
1995 .11
Analysis and Design of ΔΣ Modulator for Fractional-N Frequency Synthesis
대한전자공학회 ISOCC
2005 .10
1.5비트 비교기를 이용한 인버터 기반 3차 델타-시그마 변조기
전자공학회논문지
2016 .07
1V-2.7ns 32b Self-Timed Parallel Carry Look-Ahead Adder With Wave Pipelined Clock Control
대한전자공학회 학술대회
1997 .01
Design Consideration of the ΔΣ Modulator for Fractional-N Frequency Synthesizer
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
Asynchronous Wave Pipelined Adder Using Edge-Sensing Completion Detection
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
Fractional - N Frequency synthesizer with a l - b 4th - Order ΔΣModulator for CDMA 2000
대한전자공학회 기타 간행물
2001 .11
Implementation of Digital Filters on Pipelined Processor with Multiple Accumulators and Internal Datapaths
한국산업정보학회논문지
1999 .06
1V , 200MHz 32b Self-Timed Parallel Carry Look-Ahead Adder with Wave Pipelined Clock Control
ICVC : International Conference on VLSI and CAD
1997 .01
Performance Analysis of Multi-Rate Parity Accumulator Accumulator Codes
한국통신학회 학술대회 및 강연회
2003 .04
오디오 신호처리용 ΔΣ DAC 디지털 단의 설계기법
대한전자공학회 학술대회
2002 .06
저전력 파이프라인 병렬 누적기를 사용한 직접 디지털 주파수 합성기
전자공학회논문지-SD
2003 .05
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
멀티채널 데이터 변환을 위한 다중화 증분형 ΔΣ 아날로그-디지털 변환기
한국정보통신학회논문지
2008 .02
멀티 열펌프용 Accumulator의 최적용적 결정방법
대한설비공학회 학술발표대회논문집
2001 .07
1.5비트 비교기를 이용한 인버터 기반 3차 델타-시그마 변조기 설계
한국통신학회 학술대회논문집
2015 .06
CCPL을 이용한 고속 및 저전력 16bit pipelined ELM adder 설계 ( A Design of High Speed and Low-power 16bit Pipelined ELM adder using CCPL )
대한전자공학회 학술대회
1997 .01
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
0