CMOS 0.18um 공정을 이용한 광범위, 저전력 Delay-Locked Loop의 설계

오성진 ,  김정연 ,  박형구 외 1명

대한전자공학회 학술대회

2015 .06

0.35㎛ CMOS 공정을 이용한 새로운 위상고정 시간이 빠른 위상고정루프

김훈 ,  박종하 ,  김희준

대한전자공학회 학술대회

2007 .11

Design of 1.28GHz CMOS Integer-N Phase Locked Loop with Locking Status Indicator

Sang-Hwa Yoon ,  Youn-Gui Song ,  Young-Shig Choi

대한전자공학회 ISOCC

2005 .10

루프인식 속도를 개선한 CMOS 위상고정루프 ( PLL ) 의 설계 ( A Design of CMOS Phase-Locked Loop with Improved Lock-in Speed )

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

CMOS 인버터의 지연시간

여지환 ,  김석현 ,  황병곤

한국멀티미디어학회 학술발표논문집

1999 .11

CMOS 인버터의 지연 시간 모델 ( A Delay Model for CMOS Inverter )

김동욱 ,  최태영 ,  정병권

전자공학회논문지-C

1997 .06

A 0.18um CMOS Phase Locked Loop for Fast Locking Time for 10Gbps Optical Receiver

Ju-Pyo Hong ,  Kwang-Il Oh ,  Lee-Sup Kim

대한전자공학회 ISOCC

2006 .10

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

전자공학회논문지-A

1996 .10

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .11

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .12

Principles of CMOS System Design

이문기

한국통신학회 워크샵

1986 .01

A CMOS Steady-Phase-Error Reduced 1st-Order CMOS Delay-Line DPLL

Kenichi Nakashi ,  Naoya Fukumoto ,  Nobuyuki Komeie 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

A New Delay Model for Large Digital CMOS Circuits

Dong Wook Kim ,  Won Il Cho ,  Byung Kweon Jung

ICVC : International Conference on VLSI and CAD

1997 .01

Multi-Valued Logic Based on CMOS Technology

Kyung Rok Kim ,  Sunhae Shin ,  Esan Jang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2015 .06

Delay Locked Loop Design Issues

Chulwoo Kim

대한전자공학회 ISOCC

2004 .10

0.5㎛ 이하의 CMOS 기술을 위한 공정 및 소자 설계에 관하여 (On the Process and Device Design for Sub-0.5㎛ CMOS Technology )

오춘식

대한전자공학회 학술대회

1989 .01

CMOS 표준 셀의 자동설계 ( An Automated Design of CMOS Standard Cells )

김한흥 ,  경종민

전자공학회논문지

1986 .11

A 32/16 Multi-Phase Delay-Locked Loop for DVD Application

Hyungjoon Chi ,  Seungjun Bae ,  Hongjune Pa 외 4명

대한전자공학회 ISOCC

2005 .10

n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )

류승문 ,  은종관 ,  김재균

전자공학회지

1981 .02