지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 273 - 276 (4page)
이용수
초록· 키워드
오류제보하기
This paper proposes a new address generation scheme for a memory-based fast Fourier transform (FFT) processor using multiple radix-2 butterflies and multiple memory banks. By applying the proposed approach, we can increase the performance linearly with the number of butterflies used in the processor without any memory increase or bank conflicts. Specifically, for an N-point FFT processor using maximum of N/2 butterflies, we can achieve N/2 times speedup compared to the conventional memory-based FFT processor using a single butterfly.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. EXISTIG ADDRESS GENERATION SCHEMES
Ⅲ. NEW ADDRESS GENERATION SCHEME FOR MULTIFPLE RADIX-2 BUTTERFLIES FFT COMPUTATION
Ⅳ. NEW FFT PROCESSOR AND PERFORMANCE EVALUATION
Ⅴ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Low Power Memory-based FFT Processor with a Novel Coefficient Ordering
한국통신학회 학술대회논문집
2004 .07
-
Pipeline 방식 256 - point FFT Processor의 설계
대한전자공학회 학술대회
2000 .11
-
A radix-8/4/2 FFT processor for OFDM systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
Design and Analysis of Fast Fourier Transform Processors with Various Number Systems
한국정보기술학회논문지
2020 .02
-
DIT Radix-4 FFT 구현을 위한 저전력 Butterfly 구조
한국통신학회논문지
2013 .12
-
4-way 구조를 갖는 128 point 파이프라인 FFT 프로세서의 설계
대한전자공학회 학술대회
2006 .06
-
OFDM FFT용 저전력 Radix-4 나비연산기 구조
대한전자공학회 학술대회
2006 .06
-
저전력 125MS/s 256-point radix-2² SDF FFT 프로세서의 설계 및 구현
대한전자공학회 학술대회
2015 .06
-
VHDL을 이용한 전력 계측용 FFT processor 설계
전력전자학회 학술대회 논문집
2002 .07
-
Radix-2 to the 4th Power 1024 Point Pipeline FFT Processor Using a Data Scaling Approach
대한전자공학회 ISOCC
2005 .10
-
저면적 Mixed-radix MDC FFT 프로세서를 위한 효율적인 스케줄링 기법
전자공학회논문지
2017 .07
-
MIMO 시스템을 위한 다채널 FFT 프로세서의 설계 및 구현
한국항행학회논문지
2017 .01
-
New Programmable 2D FFT Processor Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
FFT를 위한 효율적인 Signal Reordering Unit 구현
전기학회논문지
2009 .06
-
Shift Register 구조를 갖는 FFT Processor 설계 ( Design of FFT Processor with A Shift Register Architecture )
대한전자공학회 학술대회
1996 .11
-
Shift Register 구조를 갖는 FFT processor 설계
대한전자공학회 학술대회
1996 .11
-
Mixed Radix 알고리즘을 이용한 FFT 프로세서 설계
한국통신학회 학술대회논문집
2002 .07
-
고성능 512-point FFT 프로세서의 설계
한국방송미디어공학회 학술발표대회 논문집
1999 .11
-
On the design of a variable FFT processor with feedback, based on the modified split-radix 2/4/8
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
MB-OFDM UWB 통신 시스템을 위한 고속 2-Parallel Radix-2⁴ FFT 프로세서의 설계
대한전자공학회 학술대회
2006 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758791