지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 296 - 299 (4page)
이용수
초록· 키워드
오류제보하기
By Technology improvement, tens or hundreds of IP cores, operating complex functions with differet frequencies, are mapped on-chip. This results in heterogeneous Multiprocessor System-on-Chip (MPSoC). The most MPSoC design challenges are due to infrastructure interconnect. Network-on-Chip (NoC) with multiple constraints to be satisfied is a promising solution for these challenges. It has been shown that infrastructure topology, routing and switching schemes have great effects on overall interconnect performance under different synthesis and real life traffic patterns. In this paper, we evaluate Butterfly network with arbitrary extra stages as MPSoC infrastructure. Different routing and switching strategies are used for architectural consideration. Comparative analysis of results with common NoC infrastructures shows that in bandwidth requirement applications, Butterfly with extra stages and wormhole (and sometimes virtual cut through) switching can tolerate traffic, properly. As case studies, design space exploration including different topologies, routing and switching strategies for two video decoders are presented.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. RELATED WORKS AND MOTIVATION
Ⅲ. BUTTERFLY NETWORK
Ⅳ. EVALUATION METHODOLOGY AND METRICS
Ⅴ. EXPERIMENTAL RESULTS
Ⅵ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
MPSoC 를 위한 링 버스 기반의 새로운 온 칩 통신 구조에 관한 연구
한국통신학회 학술대회논문집
2012 .02
-
MPSoC 검증 플랫폼 구조에 관한 연구
전자공학회논문지-SD
2007 .08
-
MPSoC Architecture Exploration Using TraNSIM
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
A Synthesis Algorithm for Customized Heterogeneous Multi-processors
대한전자공학회 ISOCC
2012 .11
-
네트워크-온-칩에서의 고성능 오류 감내 라우팅 알고리즘
대한전자공학회 학술대회
2014 .11
-
동적 라우팅을 사용하는 클러스터 기반 MPSoC 구조
대한전자공학회 학술대회
2006 .06
-
멀티 프로세서 시스템-온-칩(MPSoC)을 위한 버스 매트릭스 구조의 빠르고 정확한 성능 예측 기법
한국정보과학회 학술발표논문집
2007 .10
-
Fault-Aware Dual-Layer Adaptive Error Control Technique for NoC
SmartCR
2015 .12
-
Modeling and Analysis of On-chip and Off-Chip Power Supply Network
ICVC : International Conference on VLSI and CAD
1997 .01
-
Effective Virtual Circuit Switching Scheme for Network on Chip Communication Architecture
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Effective Virtual Circuit Switching Scheme for Network on Chip Communication Architecture
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Automatic Design Methodologies for MPSOC and Prototyping on Multi-FPGA Platforms
대한전자공학회 ISOCC
2009 .11
-
MPSoC용 임베디드 소프트웨어 설계 및 검증을 위한 모델기반 프레임워크
정보과학회지
2006 .08
-
Design of Verilog-HDL Based Simulator for Network on Chips
대한전자공학회 학술대회
2016 .06
-
A task-based MPSoC programming model
대한전자공학회 ISOCC
2006 .10
-
이중 라우팅 로직 설계 및 성능 분석
대한전자공학회 학술대회
2013 .11
-
A Novel High Performance Bus Topology for Parallel Processing in MPSoC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
하이브리드 광학 네트워크-온-칩에서 병렬 라우팅에 관한 연구
전자공학회논문지-SD
2011 .08
-
Hot Issue-MPSoC '04 Workshop을 다녀와서
IT SOC magazine
2004 .01
-
High performance IPC hardware accelerator and communication network for MPSoCs
대한전자공학회 ISOCC
2008 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758857