Complementary Pass-Transistor Logic 회로의 모델링 및 최적 사이징 ( The Modeling and Optimal Sizing of Complementary Pass-Transistor Logic Circuits )

이영중 ,  정항근

한국통신학회 학술대회논문집

1997 .01

패스-트랜지스터 논리회로에서의 트랜지스터의 최적 사이징 ( Optimal Transistor Sizing for Pass-Transistor Logic Circuits )

김갑수 ,  이영중 ,  정항근

한국통신학회 학술대회논문집

1997 .01

패스-트랜지스터 논리회로에서의 트랜지스터의 최적 사이징 ( Optimal Transistor Sizing for Pass-Transistor Logic Circuits )

김갑수 ,  이영중 ,  정항근

한국통신학회 공개발표회 및 토론회

1997 .01

Design of a Complementary Pass Gate Network for a Multiple-Valued Logic System

Kyu Ik Sohng ,  Kazuhi ,  o Ho 외 3명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1987 .01

Latched Pass-transistor Adiabatic Logic

J. Y. Pa ,  k ,  S. J. Hong

대한전자공학회 ISOCC

2004 .10

A Novel Charge Recovery Logic Structure with Complementary Pass-transistor Network

Jingyang Li ,  Yimeng Zhang ,  Tsutomu Yoshiha 외 1명

대한전자공학회 ISOCC

2012 .11

Transistor 레벨논리 시뮬레이터 ( A Transistor Level Logic Simulator )

강병익 ,  이건배 ,  정정화

대한전자공학회 학술대회

1985 .01

Transistor 레벨 논리 시뮬레이터

강병익 ,  이건배 ,  정정화

대한전자공학회 학술대회

1985 .06

3D-Printed Organic Field-Effect Transistors and Logic Circuits

Jimin KWON ,  Sujeong KYUNG ,  Sungjune JUNG

한국고분자학회 학술대회 연구논문 초록집

2016 .10

Synthesis of Complementary Pass Gate Network for a Quaternary Logic Function and Its Application

Kyu Ik Sohng ,  Michitaka Kameyama ,  Tatsuo Higuchi

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

Single-Electron Pass-Transistor Logic with Multiple Tunnel Junctions and Its Hybrid Circuit with MOSFETs

Young-Kyun Cho ,  Yoon-Ha Jeong

[ETRI] ETRI Journal

2004 .12

A Design of Variable Logic Circuits Using Neuron MOS Transistor

T.Momiyama ,  M.Inui ,  H.A 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

New Dynamic Logic Gate Design Method for Improved TFT Circuit Performance

Jeong ,  Ju-Young ,  Kim 외 1명

Journal of information display

2005 .01

패스-트랜지스터 논리회로의 지연 및 전력소모 특성 해석 ( Analysis of Delay and Power Consumption of Pass-Transistor Logic Circuit )

김갑수 ,  정항근

한국통신학회 학술대회논문집

1996 .01

조립형 박막 트랜지스터 모델링 프레임워크

정태호

반도체디스플레이기술학회지

2017 .01

Novel Design Methodology Using Pass-Transistor Logic for Future VLSIs

Koichi Seki ,  Kazuo Yano

ICVC : International Conference on VLSI and CAD

1997 .01

Field-Effect Transistors and Logic Circuit using DNA-bases embedded dielectrics

임성일 ,  이연진 ,  이준영 외 1명

한국고분자학회 학술대회 연구논문 초록집

2013 .04

Novel Pass-transistor Logic based Ultralow Power Variation Resilient CMOS Full Adder

Manisha Gudu ,  i ,  Aminul Islam

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2017 .04

A Design of an Optimal Mixture Circuit Using Neuron MOS Transistor and CMOS Transistor

M.Inui ,  H.A ,  aki 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Combinative Complementary Pass Transistor Logic (CCPL) 을 이용한 Datapath 산술 연산기의 설계

최준림 ,  허원준 ,  정락현

대한전자공학회 학술대회

1995 .07