VLSI 회로의 테스트 패턴 생성 기술

박은세

전자공학회지

1995 .12

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

테스트 패턴 생성이 용이한 VLSI 논리 설계 방식 ( A VLSI Logic Design Structure for Reduction of Test pattern Generation Effort )

한석붕 ,  김은성 ,  정준모 외 1명

대한전자공학회 학술대회

1985 .01

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

순차회로의 테스트생성 기술

최호용

전자공학회지

1998 .11

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

VLSI 기술언어 시스템상에서의 논리회로 시뮬레이터 설계 ( Design of a Logic Simulation on VLSI Description Language Systems )

어수열 ,  임채철 ,  류혜정 외 8명

대한전자공학회 학술대회

1992 .11

차량용 테스트 시스템 Case Study : 개발 검증부터 자동화 테스트까지

윤병철

정보 및 제어 논문집

2012 .10

테스트 용이성을 고려한 VLSI 설계 방식

임인칠

전자공학회잡지

1984 .10

VLSI의 논리회로 최적화를 위한 Rule-Based System ( A Rule-Based System for Logic Optimization of VLSI )

이성봉 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1985 .01

VLSI의 논리 회로 최적화를 위한 Rule-Based System

이성봉 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1985 .06

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

VLSI 설계자동화 시스템을 위한 순서회로의 최적상태코드 할당 알고리듬 ( An Optimal State-Code Assignment Algorithm of Sequential Circuits for VLSI Design Automation Systems )

임재윤 ,  임인칠

전자공학회논문지

1989 .01

VLSI 설계와 자동화 소프트웨어

이윤식

한국정보과학회 영남지부 학술발표논문집

2002 .12

VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification )

임재윤 ,  임인칠

전자공학회논문지

1988 .08

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01