지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
〈Abstraction〉
1. 서론
2. Embedded RAM의 고장 모델
3. 고장 테스트 알고리듬
4. BIST 회로 설계
5. 결론
6. 참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Embedded RAM 테스트를 위한 BIST 회로 설계 ( Design of BIST Cicuit for Multiple RAM Modules Embedded in ASIC )
대한전자공학회 학술대회
1996 .11
내장 메모리 테스트를 위한 BIST 회로 자동생성기 ( Automatic BIST Circuit Generator for Embedded Memories )
전자공학회논문지-SD
2001 .10
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계
한국음향학회지
1999 .01
혼성 신호 회로에 대한 효과적인 BIST
전자공학회논문지-SD
2002 .08
연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )
한국통신학회 학술대회논문집
1996 .01
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
A BIST RAM Architecture With Parallel Testing in a Microprogram ROM
ICVC : International Conference on VLSI and CAD
1991 .01
메모리의 고장과 결함 검출 가능한 BIST 회로의 설계
대한전자공학회 학술대회
1996 .11
초 고집적 메모리의 효율적인 테스트를 위한 BIST 회로와 BICS 의 설계 ( A Design of BIST Circuit and BISC for Efficient ULSI Memory Testing )
전자공학회논문지-C
1997 .08
P1838 표준의 Memory BIST를 재활용 한 3차원으로 적층 된 플랫 메모리 자체 테스트 기법
한국통신학회 학술대회논문집
2015 .01
1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로
전자공학회논문지-TC
2005 .06
메모리의 고장과 결함 검출 가능한 BIST 회로의 설계 ( A Design of Fault and Defectable BIST Circuit for Memories )
대한전자공학회 학술대회
1996 .11
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
RAM의 병렬 테스팅을 위한 알고리듬개발 및 테스트 회로 설계에 관한 연구 ( A Study on the Test Circuit Design and Development of Algorithm for Parallel RAM Testing )
한국통신학회논문지
1992 .07
0