지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.12
- 수록면
- 2,317 - 2,325 (9page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문은 reference driver를 이용한 10비트 10MS/s 축차근사형(SAR: Successive Approximation Register) 아날로그-디지털 변환기(ADC: Analog-to-Digital Converter)를 제안한다. 제안하는 SAR ADC는 커패시터형 디지털-아날로그 변환기(CDAC: Capacitive Digital-to-Analog Converter), 비교기, SAR 로직, 그리고 공급 전압 노이즈에 대한 내성을 향상시키는 reference driver로 구성된다. ±0.9V의 아날로그 입력전압을 가지는 SAR ADC를 위해 reference driver는 0.45V, 1.35V의 기준 전압을 생성한다. 설계된 SAR ADC는 0.18μm CMOS 공정을 이용하여 제작되었으며 1.8V의 공급전압을 사용하였다. 제안된 SAR ADC는 reference driver를 이용하여 +/- 200mV의 공급 전압 변화에서도 ±0.9V의 입력 범위를 유지한다. 10MS/s의 샘플링 주파수에서 5.32mW의 전력을 소모한다. 측정된 ENOB는 9.11 비트 이며, DNL과 INL은 각각 +0.60/-0.74 LSB와 +0.69/-0.65 LSB이다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 칩 구현 및 측정 결과
Ⅳ. 성능 비교
Ⅴ. 결론
REFERENCES
참고문헌 (8)
참고문헌 신청
[학술대회논문] - C. H. Lee / 1999 / Supply Noise Insensitive Bandgap Regulator Using Capacitive Charge Pump DC-DC Converter / IEEE International Symposium on Circuits and Systems 6 : 89 ~ 92
[학술지(정기간행물)] - I. A. Young / 1992 / A PLL Clock Generator with 5 to 110 MHz of Lock Range for Microprocessors / IEEE Journal of Solid-State Circuits 27 (11) : 1599 ~ 1607
[학술대회논문] - P. Harikumar / 2015 / Design of a Reference Voltage Buffer for a 10-bit 50 MS/s SAR ADC in 65 nm CMOS / IEEE International Symposium on Circuits and Systems : 249 ~ 252
[학술대회논문] - F. Borghetti / 2006 / A programmable 10b up-to-6MS/s SAR-ADC featuring constant-FoM with on-chip reference voltage buffers / Proc. European Solid-State Circuits Conference : 500 ~ 503
[학술대회논문] - S. M. Park / 2014 / A 10-bit 20-MS/s Asynchronous SAR ADC with Controllable Analog Input Voltage Range and Meta-stability Detection Circuit / IEEE International SoC Design Conference : 202 ~ 203
[학술지(정기간행물)] - I. A. Young / 1992 / A PLL Clock Generator with 5 to 110 MHz of Lock Range for Microprocessors / IEEE Journal of Solid-State Circuits 27 (11) : 1599 ~ 1607
[학술대회논문] - P. Harikumar / 2015 / Design of a Reference Voltage Buffer for a 10-bit 50 MS/s SAR ADC in 65 nm CMOS / IEEE International Symposium on Circuits and Systems : 249 ~ 252
[학술대회논문] - F. Borghetti / 2006 / A programmable 10b up-to-6MS/s SAR-ADC featuring constant-FoM with on-chip reference voltage buffers / Proc. European Solid-State Circuits Conference : 500 ~ 503
[학술대회논문] - S. M. Park / 2014 / A 10-bit 20-MS/s Asynchronous SAR ADC with Controllable Analog Input Voltage Range and Meta-stability Detection Circuit / IEEE International SoC Design Conference : 202 ~ 203
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
저전력 37uW 10-bit 모노토닉 축차비교형 아날로그 디지털 변환기
대한전자공학회 학술대회
2023 .06
-
에너지 소모량과 면적을 개선한 하이브리드 SAR ADC
한국전자파학회논문지
2021 .09
-
소자 부정합에 덜 민감한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC
전자공학회논문지
2016 .07
-
자체 보정 CDAC를 이용한 10비트 20MS/s 비동기 축차근사형 ADC
전기전자학회논문지
2019 .03
-
단일 입력 SAR ADC를 이용한 AMOLED 픽셀 문턱 전압 감지 회로
전기전자학회논문지
2020 .09
-
보정기법 없이 채널 간 오프셋 부정합을 최소화한 2x Interleaved 10비트 120MS/s 파이프라인 SAR ADC
전자공학회논문지
2015 .09
-
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
싱글 슬로프 비트 이동 방법을 사용한 12~14-bit 재구성 가능 SAR-SS 하이브리드 ADC 설계
전기전자학회논문지
2023 .06
-
Reference Voltage Generator를 이용한 저전력 10-bit SAR ADC
대한전자공학회 학술대회
2020 .08
-
비이진 기법을 사용한 9.5-ENOB 10비트 409MS/s 파이프라인 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
오프셋 보정기술을 이용한 8비트 200MS/s 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
고해상도 저전력 센서 시스템을 위한 아날로그-디지털 변환기의 구조 개선
전기전자학회논문지
2018 .06
-
저전력, 중간 해상도 잡음 변조 기법 아날로그 디지털 변환기
대한전자공학회 학술대회
2019 .11
-
C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12-bit, 10-Msps SAR A/D 변환기 설계
전기전자학회논문지
2020 .12
-
An 80 dB Second-order Noise Shaping SAR ADC using Differential Integral Capacitors and Comparator with Voltage Gain Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .08
-
오버샘플링과 CIC 필터를 이용한 14-bit 1-kS/s SAR ADC
한국정보기술학회논문지
2024 .10
-
보조 Coarse ADC를 사용한 고속 SAR-ADC
대한전자공학회 학술대회
2018 .06
-
잡음 제거 특성을 적용시킨 12b SAR A/D 변환기 설계
대한전자공학회 학술대회
2017 .06
-
SAR ADC를 위한 비교기 잡음 제거 방법
대한전자공학회 학술대회
2016 .06
-
점프탐색 알고리즘을 이용한 재구성가능 SAR/SS 하이브리드 ADC
전자공학회논문지
2023 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-004-001980726