지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2017.7
- 수록면
- 1,261 - 1,266 (6page)
이용수
초록· 키워드
오류제보하기
지연 시간 전압 분산 변환기 (DVVC) 및 평균 회로 (AC)가 있는 지터 억제 지연 고정 루프 (DLL) 기반 클록 발생기를 제안하였다. 제안한 클록 발생기는 지연고정루프에서 무작위로 발생하는 지터와 회로의 구조에 의해 발생하는 지터를 억제하도록 하였다. 지연 시간 전압 분산 변환기는 각 지연단의 지연 차이를 감지하고 출력 전압을 생성한다. 평균회로는 두개의 연속되는 지연 시간 전압 분산 변환기의 출력 전압을 평균화 한다. 지연 시간 전압 분산 변환기 및 평균 회로는 연속적인 지연단의 지연 시간을 평균화하고 모든 지연단의 지연 시간을 동일하게 만든다. 또한 루프필터 출력 전압의 변동을 줄이기 위해 부궤환 기능으로 효과적인 작동을 하는 스위치가 있는 커패시터가 도입되었다. One-poly six-metal 0.18μm CMOS 공정으로 제작 된 DLL 기반 클록 발생기의 측정 결과는 13.4 ps rms 지터특성을 보여준다.
목차
요약
ABSTRACT
Ⅰ. INTRODUCTION
Ⅱ. ARCHITECTURE OF THE DLL WITH AVERAGING CIRCUIT
Ⅲ. ANALYSIS OF THE EFFECTIVE NEGATIVE FEEDBACK LOOP IN LOOP FILTER
Ⅳ. MEASUREMENT RESULTS
Ⅴ. CONCLUSION
REFERENCES
참고문헌 (10)
참고문헌 신청
S. L. J. Gierkink, “Low-spur, low-phase-noise clock multiplier based on a combination of PLL and recirculating DLL with dual-pulse ring oscillator and self-correcting charge pump,” IEEE Journal of Solid-State Circuits, vol. 43, no. 12, pp. 2967-2976, Dec. 2008.
Q. Du, J. Zhuang and T. Kwasniewski, “A low-phase noise, anti-harmonic programmable DLL frequency multiplier with period error compensation for spur reduction,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 53, no. 11, pp. 1205-1209, Nov. 2006.
D. W. Jee, J. Y. Sim and D. Blaauw, “Digitally Controlled Leakage-Based Oscillator and Fast Relocking MDLL for Ultra Low Power Sensor Platform,” IEEE Journal of Solid-State Circuits, vol. 50, no. 5, pp. 1263-1274, May 2015.
K. Ryu, D. H. Jung and S. O. Jung, “Process-Variation- Calibrated Multiphase Delay Locked Loop With a Loop- Embedded Duty Cycle Corrector,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 61, no. 1, pp. 1-5, Jan. 2014.
E. Amr, R. Inti, and B. Young, “Clock Multiplication Techniques Using Digital Multiplying Delay-Locked Loops,” IEEE Journal of Solid-State Circuits, vol. 48, no. 6, pp. 1416-1428, June 2013.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Random and Systematic Jitter Suppressed DLL-Based Clock Generator with Effective Negative Feedback Loop
IDEC Journal of Integrated Circuits and Systems
2017 .01
-
1차 지연시간 산정 및 분포추정 방법론에 관한 연구
한국철도학회 논문집
2018 .10
-
안티-바운드리 스위칭 디지털 지연고정루프
전기전자학회논문지
2017 .12
-
주파수 전압 변환기와 루프 필터 전압 변환기를 이용한 저잡음 위상고정루프
한국정보전자통신기술학회 논문지
2021 .02
-
지연 고정 루프 회로의 지터 분석 및 저감 방법 연구
대한전자공학회 학술대회
2022 .11
-
지연 종속 분할을 이용한 구간 시간지연을 갖는 선형 시스템의 안정성
대한전기학회 학술대회 논문집
2016 .07
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
신호변환기 시지연에 의한 디젤발전기 여자시스템 전압 불안정 사례 고찰
한국에너지학회 학술발표회
2018 .04
-
Secondary Side Output Voltage Stabilization of an IPT System by Tuning/Detuning through a Serial Tuned DC Voltage-controlled Variable Capacitor
JOURNAL OF POWER ELECTRONICS
2017 .03
-
공사기간 지연 리스크 예측 기술 개발을 위한 작업지연요인 분석
대한건축학회 학술발표대회 논문집
2024 .10
-
저항-커패시턴스 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프
전자공학회논문지
2017 .02
-
평균 위상 지연 반복제어기의 부분 분수 지연 보상 방법
전력전자학회 학술대회 논문집
2024 .07
-
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
-
LiDAR 시스템용 절대시간 측정을 위한 위상고정루프 기반 시간 디지털 변환기 설계
한국정보통신학회논문지
2021 .05
-
종속형 퍼지 뉴럴 네트워크를 이용한 네트워크 제어 시스템의 시간 지연 예측
전기전자학회논문지
2019 .09
-
A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
확장된 루프 범함수를 사용한 시간 지연이 있는 샘플링 데이터 시스템의 안정성 분석
제어로봇시스템학회 국내학술대회 논문집
2023 .06
-
초지연 콘크리트의 타설지연시간에 따른 부착성능
한국콘크리트학회 학술대회 논문집
2020 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-004-001177005