메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Jin-Young Choi (Hongik University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.4
발행연도
2018.8
수록면
481 - 490 (10page)
DOI
10.5573/JSTS.2018.18.4.481

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this work, we analyze in detail DC and transient characteristics of a diode string as a clamp device for ESD protection based on 2-dimensional (2- D) device simulations and mixed-mode simulations. We especially focus on changes in ESD transient discharge characteristics of the device when inserting p-substrate contacts in between each diode in the diode string to provide guidelines in designing diodestring devices assuming usage of a standard CMOS process without triple wells. We show that a usual diode string shows a DC snapback behavior relating parasitic pnpn thyristor trigger to constrain usage of this device only at very low power supply voltage. Next, we show that, by adding p-substrate contacts in between each series diode in the string, the parasitic thyristor action is suppressed to eliminate the DC snapback behavior, but about 2/3 of a PS-mode HBM ESD discharge current flows through parasitic pnpn thyristor paths, which shows that parasitic thyristor action still dominates discharge transient and makes this device quite useful as an ESD clamp device. We explain in detail the mechanisms relating ESD discharge inside the diode-string clamp device.
#ESD protection #diode-string clamp #device simulation #RF ICs #CMOS

목차

Abstract
I. INTRODUCTION
II. ESD PROTECTION SCHEME AND DEVICE STRUCTURE
III. DC CHARACTERISTICS
IV. TRANSIENT DISCHARGE CHARACTERISTICS
V. CONCLUSIONS
REFERENCES

참고문헌 (11)

참고문헌 신청
P. Leroux and M. Steyaert,. “High-performance 5.2GHz LNA with On-chip Inductor to Provide ESD Protection,” Electronics Letters, Vol. 37, No. 7, pp. 467-469, Mar. 2001. C.-T. Yeh, M.-D. Ker, and Y. C. Liang, “Optimization of Layout Style of ESD Protection Diode for Radio-frequency Front-end and Highspeed I/O Interface Circuits,” IEEE Trans. Device and Materials Reliability, Vol. 10, No. 2, pp. 238- 246, June 2010. M.-T. Yang et al., “BSIM4-based Lateral Diode Model for LNA Co-designed with ESD Protection Circuit,” 11th Int. Symp. on Quality Electronic Design, 22-24, pp. 87-91, Mar. 2010. T. Au and M. Syrzycki, “Investigation of STI Diodes as Electrostatic Discharge (ESD) Protection Devices in Deep Submicron (DSM) CMOS Process,” 26th IEEE CCECE, 5-8, pp. 1-5, May 2013. J. Y. Choi, “A Comparison Study of Input ESD Protection Schemes Utilizing NMOS, Thyristor, and Diode,” Communications and Network, Vol. 2, No. 1, pp. 11-25, Feb. 2010.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

A Continuous SAR–DCC with the Tracking Logic
Jae-Hyuk Yang ,  Sung-Woo Yoon ,  Kee-Won Kwon JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2018 .06
고전압 집적회로를 위한 래치업-프리 구조의 HBM 12㎸ ESD 보호회로
박재영 ,  송종규 ,  장창수 외 3명 전자공학회논문지-SD 2009 .01

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-003336493