지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.20 No.2
- 발행연도
- 2020.4
- 수록면
- 220 - 223 (4page)
- DOI
- 10.5573/JSTS.2020.20.2.220
이용수
초록· 키워드
오류제보하기
This paper presents a novel architecture to perform polynomial multiplication in ring learning with errors (ring-LWE) cryptosystems. By employing number theoretic transform (NTT) of the input polynomials simultaneously, the multiplication latency is significantly reduced. In addition, a multiple-path delay feedback (MDF) architecture is used to speed up the multiplication process. As a result, the proposed NTT multiplier offers a better value of area-latency product compared with that of previous studies. The simulation results for the security parameters n = 512 and q = 12,289 on Xilinx Virtex-7 FPGA show that the proposed multiplier uses only about 8.69% of the number of clock cycles required by previous works to completely perform the polynomial multiplication. Furthermore, the obtained area-latency product value of the proposed architecture is less than 45.3% of that of previous works.
목차
Abstract
I. INTRODUCTION
II. PROPOSED NTT POLYNOMIAL MULTIPLIER
III. RESULTS AND COMPARISONS
IV. CONCLUSIONS
REFERENCES
참고문헌 (6)
참고문헌 신청
P. W. Shor, “Polynomial-time algorithms for prime factorization and discrete logarithms on a quantum computer,” SILAM J. Computing, vol. 26, no. 5, pp. 1484-1509, Feb. 1997.
O. Regev, “On lattices, learning with errors, random linear codes, and cryptography,” Annual ACM Symp. Theory of Computing, pp. 84-93, May 2005.
T. N. Tan, H. Lee, “High-secure fingerprint authentication system using ring-LWE cryptography,” IEEE Access, vol. 7, no. 1, pp. 23379- 23387, Feb. 2019.
D. D. Chen et al, “High-speed polynomial multiplication architecture for ring-LWE and SHE cryptosystems,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 62, no. 1, pp. 157-166, Jan. 2015.
C. P. Renteria-Mejia and J. Velasco-Medina, “Hardware design of an NTT-based polynomial multiplier,” 2014 IX Southern Conf. Programmable Logic, Buenos Aires, 2014, pp. 1-5.
O. Regev, “On lattices, learning with errors, random linear codes, and cryptography,” Annual ACM Symp. Theory of Computing, pp. 84-93, May 2005.
T. N. Tan, H. Lee, “High-secure fingerprint authentication system using ring-LWE cryptography,” IEEE Access, vol. 7, no. 1, pp. 23379- 23387, Feb. 2019.
D. D. Chen et al, “High-speed polynomial multiplication architecture for ring-LWE and SHE cryptosystems,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 62, no. 1, pp. 157-166, Jan. 2015.
C. P. Renteria-Mejia and J. Velasco-Medina, “Hardware design of an NTT-based polynomial multiplier,” 2014 IX Southern Conf. Programmable Logic, Buenos Aires, 2014, pp. 1-5.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Ring-LWE 암호시스템을 위한 NTT-기반 다항식 곱셈기 구조
대한전자공학회 학술대회
2017 .06
-
다항식 곱셈을 위한 효율적인 NTT 하드웨어 연구동향 분석
한국정보과학회 학술발표논문집
2023 .06
-
NTT 기반의 효율적인 다항식 곱셈기 설계
전기전자학회논문지
2021 .03
-
Efficient Partially-parallel NTT Processor for Lattice-based Post-quantum Cryptography
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
Ring-LWE 기반 공개키 암호시스템의 선택 암호문 단순전력분석 공격 대응법
정보보호학회논문지
2017 .10
-
격자 기반 암호를 위한 파이프라인 방식의 NTT 하드웨어 구조
대한전자공학회 학술대회
2022 .06
-
High-performance Ring-LWE Cryptography Scheme for Biometric Data Security
IEIE Transactions on Smart Processing & Computing
2018 .04
-
동형암호를 위한 재구성형 NTT 아키텍처의 FPGA 구현
대한전자공학회 학술대회
2022 .06
-
8 비트 구현 Ring-LWE 암호시스템의 SPA 취약점 연구
정보보호학회논문지
2017 .06
-
Ring-LWE 기반 암호 체계를 활용한 단일 입출력 제어기의 암호화
제어로봇시스템학회 국내학술대회 논문집
2022 .06
-
NTT 연산을 위한 병렬 트위들 팩터 생성기 구조
대한전자공학회 학술대회
2024 .06
-
Efficient Algorithm and Architecture for Elliptic Curve Cryptographic Processor
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
NTT에서의 Montgomery 곱셈수 최적화
한국통신학회 학술대회논문집
2023 .02
-
NTT 병렬화를 이용한 멀티코어 임베디드 시스템에서 양자 내성 암호의 성능 개선
한국정보과학회 학술발표논문집
2024 .06
-
Ring-LWE 기반 암호프로세서 아키텍처 설계 기술
전자공학회지
2019 .07
-
PID 제어기의 LWE 기반 암호화 파라미터 결정 알고리즘
제어로봇시스템학회 국내학술대회 논문집
2020 .07
-
Effect of NTT on Performance of AODV in a Grid Topology-Based Wireless Ad Hoc Network
Journal of Computing Science and Engineering
2022 .09
-
1D Divide-and-Conquer Sum Apart Multiplication의 고속 구현 및 성능 분석
대한전자공학회 학술대회
2022 .11
-
R-LWE 암호화를 위한 근사 모듈식 다항식 곱셈기 최적화
전기전자학회논문지
2022 .12
-
Polynomial Support Vector Machine Using Reduced Multivariate Polynomial
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Novel Area-efficient Null Convention Logic based on CMOS and Gate Diffusion Input (GDI) Hybrid
P
,
ashanthi Metku
,
Kyung Ki Kim
외 1명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020
.02
Alternate Pulse Scheme in a Hardware Neural Network for Reducing the Influence of Asymmetry on Synaptic Weight Updating
Cheng Li
,
Junseop An
,
Jun Young Kweon
외 1명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020
.02
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2020-569-000585144