메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
차단영 (부산대학교) 강연수 (부산대학교) 이성식 (부산대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2022년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2022.6
수록면
514 - 517 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
We present a study on a synaptic pass-transistor (SPT) based on a geometrical optimization rule (GOR) for a low power operation. When a load resistance of the SPT is only increased for a low power consumption, a synaptic characteristics (e.g. synaptic dynamic ratio) is difficult to be maintained. To overcome this, the GOR is proposed, where the channel geometrical ratio and scaling factor of the load resistance are required to be increased equally. To verify the proposed rule, we perform a device simulation with a semiconductor simulator. From simulation results based on the GOR, it is found that the power consumption is decreased while maintaining a wide synaptic dynamic ratio. However, a noise-power-spectral-density is also found to be increased as a trade-off relation, which can affect the performance of an analog accelerator (AA) based on a SPT-array. To check this, we also perform a crossbar simulation, showing the performance of the AA.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험결과 및 토의
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2022-569-001557040