메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
유성현 (조선대학교) 배동성 (상명대학교) 최현덕 (전남대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제21권 제3호(JKIIT, Vol.21, No.3)
발행연도
2023.3
수록면
75 - 81 (7page)
DOI
10.14801/jkiit.2023.21.3.75

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
DPLL(Digital Phase-Locked Loop)은 기본 회로로서 디지털 검출기, 디지털 루프 필터, 전압 제어 발진기, 분배기 등으로 구성된 회로 중 하나로 전기 및 회로 분야 등 많은 분야에서 널리 사용되고 있다. DPLL 성능 향상을 위해 디지털 루프 관련 연구가 활발히 수행되고 있으며, 수학적 알고리즘인 IIR(Infinite Impulse Response) 기반의 상태 추정기가 사용된다. 본 논문에서는 FIR(Finite Impulse Pulse Response) 상태 추정기 기반의 DPLL을 제안하며 기존의 오차 공분산을 갖는 최적의 FIR 필터보다 부정확한 상황에서 강인한 성능을 갖는 Frobenius 놈 기반 상태추정기 기반 DPLL을 제안한다. Frobenius 놈 기반 FIR 필터는 이득의 크기를 최소화 하는 방법으로 외란의 강인한 성능을 지니며, 본 논문에서는 Frobenius 놈 이득을 최적화하기 위해 수치적 방법을 제안한다. 시뮬레이션에서 기존 DPLL과의 성능 비교를 통해 제안한 DPLL의 우수한 성능을 검증한다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 유한기억 필터 기반 DPLL 최적설계
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론 및 향후 과제
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2023-004-000449072