메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
안세혁 (충북대학교) 박주상 (충북대학교) 황인우 (충북대학교) 김남수 (충북대학교)
저널정보
한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제18권 제4호
발행연도
2017.8
수록면
185 - 189 (5page)
DOI
https://doi.org/10.4313/TEEM.2017.18.4.185

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
This paper proposes a low power frequency divider for an integrated CMOS phase-locked loop (PLL). An injection-lockedfrequency divider (ILFD) was designed, along with a current-mode logic (CML) frequency divider in order to obtain a broadbandand high-frequency operation. A ring oscillator was designed to operate at 1.2 GHz, and the ILFD was used to dividethe frequency of its input signal by two. The structure of the ILFD is similar to that of the ring oscillator in order to ensure thefrequency alignment between the oscillator and the ILFD. The CML frequency divider was used as the second stage of thedivider. The proposed frequency divider was applied in a conventional PLL design, using a 0.18 μm CMOS process. Simulationshows that the proposed divide-by-two ILFD and the divide-by-eight CML frequency dividers operated as expected for aninput frequency of 1.2 GHz, with a power consumption of 30 mW.

목차

등록된 정보가 없습니다.

참고문헌 (13)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0