지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2024.11
- 수록면
- 90 - 94 (5page)
이용수
초록· 키워드
오류제보하기
This paper presents a dynamic comparator for SAR ADCs that incorporates offset cancellation and minimizes static power consumption. The design uses offset cancellation capacitors to reduce threshold voltage mismatch, mitigating its impact on overdrive voltage. Two PMOS switches, controlled by the latching stage, eliminate static power dissipation in the preamplifier after decision-making. Fabricated in 130nm CMOS technology with a 1.2V supply and 1GHz operating frequency, the comparator achieves a 380.45μV offset voltage and remains stable with input common-mode voltages between 600mV and 800mV, outperforming previous designs.
목차
Abstract
I. Introduction
II. Proposed Comparator
Ⅲ. Simulation Results
Ⅳ. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 직렬 인터페이스에 적합한 CMOS Latched Comparator 구조 비교
대한전자공학회 학술대회
2022 .06
-
다이나믹 증폭기를 이용한 오프셋 보정 비교기
전자공학회논문지
2019 .10
-
A 10-bit 263 kS/s SAR ADC in 180 nm CMOS with Input Offset Compensation of Comparator
대한전자공학회 학술대회
2017 .01
-
Sense Enable Rise Time을 이용한 Current-Latched Sense Amplifier의 Offset Voltage 감소 기법 분석
대한전자공학회 학술대회
2021 .06
-
Design of dynamic comparator with Foreground offset calibration for high speed ADC
대한전자공학회 학술대회
2019 .06
-
비교기 그룹의 기준전압을 치환하며 두 번의 비교를 진행하는 스토캐스틱 아날로그-디지털 변환기
대한전자공학회 학술대회
2016 .06
-
A 4x Time-Domain Interpolation 6-bit 3.4 GS/s 12.6 ㎽ Flash ADC in 65 ㎚ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
Dynamic Latched Type Comparator 와 Split Capacitor Array 구조를 이용한 10-bit 524nW SAR 아날로그-디지털 변환기
대한전자공학회 학술대회
2017 .11
-
Body-biasing-based Latch Offset Cancellation Sensing Circuit for Deep Submicrometer STT-MRAM
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
Touch Screen Sensing Circuit with Rotating Auto-Zeroing Offset Cancellation
Journal of information and communication convergence engineering
2015 .09
-
Design of a 10-bit SAR A/D converter with 2-bit/step and threshold configuring comparator
IDEC Journal of Integrated Circuits and Systems
2019 .01
-
오프셋 율을 고려한 오프셋 스트립 휜의 마찰 모델 개발
한국자동차공학회논문집
2020 .07
-
STT-MRAM Read-circuit with Improved Offset Cancellation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .06
-
Analysis and optimization research on latch life of control rod drive mechanism based on approximate model
Nuclear Engineering and Technology
2021 .12
-
비교기 입력 오프셋 보상기능이 있는 CMOS 0.18um 공정을 이용한 10 Bit의 SAR ADC
대한전자공학회 학술대회
2016 .11
-
Dynamic Bias Preamplifier 기반 Comparator를 이용한 저전력 고성능 SAR ADC 구현 및 분석
대한전자공학회 학술대회
2022 .11
-
Discrete Implementation Aspects for Online Current- and Voltage-Sensor Offset Calibration based on Inverter Voltage Distortion
ICPE(ISPE)논문집
2019 .05
-
Switching Voltage Modeling and PWM Control in Multilevel Neutral-Point-Clamped Inverter under DC Voltage Imbalance
JOURNAL OF POWER ELECTRONICS
2015 .03
-
Clock Gating Double-Tail Latch를 이용한 SAR ADC 구현
대한전자공학회 학술대회
2022 .11
-
Design and Investigation of the 22 nm FinFET Based Dynamic Latched Comparator for Low Power Applications
Transactions on Electrical and Electronic Materials
2024 .04
최근 본 자료
댓글(0)
0