루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

전자공학회논문지-A

1996 .10

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .11

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .12

50MHz~600MHz의 동작 주파수 범위를 갖는 CMOS Charge Pump PLL 설계

권덕기 ,  이재경 ,  이진영 외 2명

한국통신학회 학술대회논문집

2004 .07

A PLL Based Clock Generator with 100Mhz ~ 750Mhz of Lock Range for microprocessors

Won-Hyo Lee ,  Kang-Min Chung ,  Sung-Dae Lee

ICEIC : International Conference on Electronics, Informations and Communications

1998 .08

A PLL Based Clock Generator With 100Mhz ~ 750Mhz of Lock Range for Microprocessors

Won Hyo Lee ,  Kang Min Chung ,  Sung Dae Lee

ICEIC : International Conference on Electronics, Informations and Communications

1998 .01

A 3.3V High Speed CMOS PLL Frequency Synthesizer with a Wide Locking Range

성혁준 ,  윤광섭

대한전자공학회 학술대회

1998 .01

고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )

김윤기 ,  이영희

대한전자공학회 학술대회

1995 .01

CMOS 0.18um 공정을 이용한 광범위, 저전력 Delay-Locked Loop의 설계

오성진 ,  김정연 ,  박형구 외 1명

대한전자공학회 학술대회

2015 .06

PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .01

PLL을 이용한 100Mhz-750Mhz Clock 복원 회로 ( A PLL Based 100 MHz-750 MHz Clock Recovery Circuit )

이원효 ,  이성대 ,  정강민

대한전자공학회 학술대회

1998 .01

8b 200 MS/s 0.25 um CMOS A/D Converters with 500 MHz Input Bandwidth

Myung-Jin Lee ,  Young-Jae Cho ,  Woo-Jin Bae 외 1명

대한전자공학회 ISOCC

2004 .10

PLL을 이용한 750Mhz ~ l.lGhz Clock Generator

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .07

A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS

Long Thanh Bui ,  Jong-Wook Lee

대한전자공학회 ISOCC

2012 .11

2.0um 표준 디지털 CMOS공정을 이용한 100MHz 전압제어 오실레이터 구현에 관한 연구 ( A Study on the Implementation of 100MHz Voltage Controlled Oscillator using 2.0um Standard Digital CMOS Process )

김영수 ,  송병근 ,  조병섭 외 2명

대한전자공학회 학술대회

1994 .11

루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

루프인식 속도를 개선한 CMOS 위상고정루프 ( PLL ) 의 설계 ( A Design of CMOS Phase-Locked Loop with Improved Lock-in Speed )

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

능동필터를 이용한 빠른 Lock Time을 갖는 PLL

남형석 ,  오녹덕 ,  당두이닌 외 4명

전자공학회논문지

2018 .10

500-MHz부터 1.2-GHz까지의 동작 주파수에서 일정한 루프 대역폭을 갖는 메모리 컨트롤러 PLL

유병주 ,  지한규 ,  김태호 외 1명

대한전자공학회 학술대회

2010 .06