메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SC 전자공학회논문지 제40권 SC편 제3호
발행연도
2003.5
수록면
60 - 70 (11page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC:Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35μm N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

목차

Ⅰ. 서론

Ⅱ. νMOS와 Down-literal circuit

Ⅲ. 2진 4치 변환기

Ⅳ. 4치 Complementary 회로

Ⅴ. 모의실험 결과

Ⅵ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-013685979