메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-IE 전자공학회논문지 TE편 제41권 제4호
발행연도
2004.12
수록면
17 - 22 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 HDD 나 LAN 등에 응용하기 위한 VLSI 의 내장회로로 사용하기에 적합한 CMOS 6 비트 2단 폴딩 AD 변환기를 설계하였다. AD 변환기의 소비전력과 칩 면적을 줄이기 위하여 폴딩이 2 번 반복되는 2 단 구조를 사용하였다. 두번째 단에 사용하는 폴딩 회로로서 트랜지스터 차동쌍을 이용한다. 제안한 트랜지스터 차동쌍을 이용한 폴딩 AD 변환기는 디지털 출력을 얻기 위한 전압비교기의 개수를 현저히 줄이고 인터폴레이팅을 위한 사다리 저항을 사용하지 않으므로 소비전력과 챔 연적이 작아 내장회로의 응용에 많은 장점을 제공한다. 또한 폴딩 증폭기는 입력전압의 전 범위에서 완전 차동산호를 출력 하도록 설계하여 비선형 동작특성이 현저히 개선된다. 제조 공정 기술은 0.25um double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 25V 전원전압을 인가하고 500 MHz 의 샘플링 주파수에서 32mW 의 전력을 소비하였으며 INL 과 DNL 은 각각 ±0.1LSB, SNDR 은 10MHz 입력신호에서 42dB 로 측정되었다.

목차

요약

Abstract

Ⅰ. 서론

Ⅱ. 2 단 폴딩 ADC의 구조

Ⅲ. 트랜지스터 차동쌍 폴더의 동작원리

Ⅳ. 모의실험

Ⅴ. 결론

참고문헌

저자소개

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014435595