지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.11
- 수록면
- 105 - 113 (9page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
기존의 3차원 그래픽 가속기는 전력소모 및 규모가 커서 휴대형 기기에는 적합하지 않다. 따라서 본 논문에서는 휴대형기기에 적합한 저 전력 소규모의 3차원 렌더링 처리기를 제안한다. 소규모의 구현을 위하여 반복연산 및 고정소수점 연산을 사용하였다. 또 저 전력의 고려를 위해 텍스쳐 유무에 따라 효율적으로 파이프라인을 관리하였고, 삼각형 셋업 및 에지워킹 단은 순차 적으로, 3차원 영상 가속기의 성능을 좌우하는 스캔라인처리와 스팬처리 단은 병렬적으로 처리하게 설계하였다. 설계한 렌더링 처리기는 800*600의 해상도 지원과 32비트의 트루칼러를 지원하며 0.25㎛ ASIC 공정에서는 50㎒ 로 동작하여 초당 47.M개의 픽셀과 33.25 프레임을 처리하며 텍스쳐 매핑을 포함 64만 게이트를 가지며 면적은 4.9827mm*4.9847mm 이이며 파워소모는 263.7mW 이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 3차원 그래픽 처리과정
Ⅲ. 실험
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (14)
참고문헌 신청
[학술지(정기간행물)] - Hyun-Jea Woo / / The Design of efficient 3D graphics Rende -ring Architecture for mobile device Proc of KGS pp337-342
[학술지(정기간행물)] - Hyun-Jea Woo, / July,2003 / An efficient, pipelined architecture for 3D graphics accelerator (2) : 1213 ~ 1216
[학술지(정기간행물)] - Hyun-Jea Woo / NOV / The Design of 3D Graphics Rendering Processor for Portable Devices
[학술지(정기간행물)] - Hyun-Jae Woo / June,2002 / An Efficient Pipelined Architecture for 3D Graphics Accelerator (2) : 357 ~ 360
[학술지(정기간행물)] - Jong-Chul Jeong / June2001 / A New Technique to Solve Consistency Problem for 3D Parallel Raste -rizer on a Single Chip : 447 ~ 450
[학술지(정기간행물)] - Hyun-Jea Woo, / July,2003 / An efficient, pipelined architecture for 3D graphics accelerator (2) : 1213 ~ 1216
[학술지(정기간행물)] - Hyun-Jea Woo / NOV / The Design of 3D Graphics Rendering Processor for Portable Devices
[학술지(정기간행물)] - Hyun-Jae Woo / June,2002 / An Efficient Pipelined Architecture for 3D Graphics Accelerator (2) : 357 ~ 360
[학술지(정기간행물)] - Jong-Chul Jeong / June2001 / A New Technique to Solve Consistency Problem for 3D Parallel Raste -rizer on a Single Chip : 447 ~ 450
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
휴대용기기에 적합한 3차원 그래픽 렌더링 처리기의 파이프라인 설계
대한전자공학회 학술대회
2003 .07
-
모바일 3D 그래픽 프로세서용 렌더링 처리기 설계
대한전자공학회 학술대회
2007 .05
-
모바일 기기에 적합한 내장형 3차원 그래픽 렌더링 처리기의 저전력화
대한전자공학회 학술대회
2004 .06
-
내장형 3차원 그래픽 렌더링 처리기의 전력소모
한국게임학회 논문지
2004 .09
-
ASIC 설계 (2)
대한전자공학회 단기강좌
1997 .01
-
통신 부담을 감소시킨 영상처리를 위한 병렬처리 방식 ASIC 구조 설계 ( Design of an Image Processing ASIC Architecture using Parallel Approach with Zero or Little Communication Overhead )
한국통신학회논문지
1994 .10
-
ASIC 설계 기술
전자공학회지
1992 .06
-
ASIC 설계기술
전자공학회지
1995 .10
-
ASIC 설계 교육
전자공학회지
1992 .06
-
영상처리 ASIC 개발과 응용
한국통신학회지(정보와통신)
1996 .11
-
ASIC 설계를 위한 스케쥴링 알고리듬 ( A Scheduling Algorithm for ASIC ASIC design )
전자공학회논문지-A
1995 .07
-
ASIC의 이해와 설계
전자진흥
1988 .01
-
구조적 표현의 화상 처리를 위한 ASIC 설계 연구 ( A Study on the Design of ASIC for the Images in the Hierarchical Representation )
대한전자공학회 학술대회
1988 .07
-
구조적 표현의 화상 처리를 위한 ASIC 설계 연구
대한전기학회 학술대회 논문집
1988 .07
-
ASIC Test
전자공학회지
1992 .06
-
이동통신 단말기를 위한 재구성 가능한 구조의 H.264 인코더의 움직임 추정기와 3차원 그래픽 렌더링 가속기 설계
정보과학회논문지 : 시스템 및 이론
2007 .02
-
영상 기반 렌더링을 지원하는 가속기 구조에 관한 연구
한국정보과학회 학술발표논문집
2001 .10
-
ASIC의 설계 및 향후 전망
전자진흥
1989 .01
-
자동차용 ASIC CHIP 설계 기법
대한전자공학회 학술대회
1996 .07
-
자동차용 ASIC CHIP 설계 기법
대한전자공학회 토론회
1996 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014400354