지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.11
- 수록면
- 1 - 7 (7page)
이용수
초록· 키워드
오류제보하기
이상적인(ideal) 이중-게이트(double-gate) 벌크(bulk) FinFET의 3차원(3-D) 시뮬레이션을 수행하여 전기적 특성들을 분석하였다. 3차원 시뮬레이터를 이용하여, 게이트 길이(L<SUB>g</SUB>)와 높이(H<SUB>g</SUB>), 핀 바디(fin body)의 도핑농도(N<SUB>b</SUB>)를 변화 시키면서 소스/드레인 접합 깊이(x<SUB>jSDE</SUB>)에 따른 문턱전압(V<SUB>th</SUB>), 문턱전압 변화량( △V<SUB>th</SUB>), DIBL(drain induced barrier lowering), SS(subthreshold swing)의 특성들을 살펴보았다. 게이트 높이가 35 ㎚인 소자에서 소스/드레인 접합 깊이(25 ㎚, 35 ㎚, 45 ㎚) 변화에 따라, 각각의 문턱전압을 기준으로 게이트 높이가 30 ㎚∼45 ㎚로 변화 될 때, 문턱전압변화량은 20 mV 이하로 그 변화량이 매우 적음을 알 수 있었다. 낮은 핀 바디 도핑농도(1×10¹? ㎝?³ ~ 1×10¹? ㎝?³)에서, 소스/드레인 접합 깊이가 게이트전극보다 깊어질수록 DIBL과 SS는 급격히 나빠지는 것을 볼 수 있었고, 이러한 특성저하들은 H<SUB>g</SUB> 아래의 ∼10 ㎚ 위치에 국소(local) 도핑을 함으로써 개선시킬 수 있었다. 또한 local 도핑으로 소스/드레인 접합 깊이가 얕아질수록 문턱전압이 떨어지는 것을 개선시킬 수 있었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 소자구조
Ⅲ. 시뮬레이션결과
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
대한전자공학회 학술대회
2015 .11
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
Spacer 길이에 변화에 따른 n-bulk FinFET 전기적 특성 분석
대한전기학회 학술대회 논문집
2020 .07
-
Design Consideration of Body-Tied FinFETs (Ω MOSFETs) Implemented on Bulk Si Wafers
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2004 .03
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
-
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure
대한전자공학회 학술대회
2007 .11
-
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석
대한전자공학회 학술대회
2015 .06
-
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
-
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석
대한전자공학회 학술대회
2015 .06
-
3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석
한국정보통신학회논문지
2009 .11
-
3D TCAD Analysis of Hot-Carrier Degradation Mechanisms in 10 nm Node Input/Output Bulk FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .04
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
Simple and Accurate Capacitance Modeling of 32nm Multi-fin FinFET
대한전자공학회 ISOCC
2013 .11
-
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
-
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
전자공학회논문지
2013 .04
-
FinFET 게이트 저항 압축 모델 개발 및 최적화
전자공학회논문지
2014 .08
-
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
나노구조 이중게이트 FinFET의 크기변화에 따른 문턱전압이동 및 DIBL 분석
한국정보통신학회논문지
2007 .04
이 논문의 저자 정보
이 논문과 함께 이용한 논문
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
유희상
,
정하연
,
양지운
전자공학회논문지
2015
.10
20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석
정학기
한국정보통신학회논문지
2006
.10
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
정학기
한국정보통신학회논문지
2008
.09
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
김현석
,
손도균
,
강덕승
외 1명
대한전자공학회 학술대회
2015
.11
3D TCAD Analysis of Hot-Carrier Degradation Mechanisms in 10 nm Node Input/Output Bulk FinFETs
Dokyun Son
,
Sangbin Jeon
,
Myounggon Kang
외 1명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016
.04
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017495173