지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.4
- 수록면
- 760 - 765 (6page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 이중구조 FinFET
Ⅲ. 전류모델
Ⅳ. 이중게이트 FinFET의 문턱전압 특성
Ⅴ. 이중게이트 FinFET의 DIBL 특성
Ⅵ. 결론
참고문헌
참고문헌 (7)
참고문헌 신청
1. [학술대회논문] - H. R. Huff / 2003 / The Ultimate CMOS Device:A 2003 Perspective / 2003 International Conference on Characterization and Metrology for ULSI Technology : 1 ~ 16
2. [학술지(정기간행물)] - D.Hisamoto / 2000 / FinFET-A Self- Aligned Double-Gate MOSFET Scalable to 20nm / IEEE Trans. Elec. Devices 47 (12) : 2320 ~ 2325
3. [학술지(정기간행물)] - X.Huang / 2001 / Sub-50nm P-Channel FinFET / IEEE Trans. Elec. Devices 48 (5) : 880 ~ 885
4. [학술지(정기간행물)] - Q. Chen / 2002 / A Compre -hensive Analytical Subthreshold Swing(S) Model for Double-Gate MOSFETs / IEEE Trans. Electron Devices 49 (6) : 1086 ~ 1090
5. [학술지(정기간행물)] - D. Munteanu / 2003 / Two-dimensional modeling of quantum ballistic transport in ultimate double-gate SOI devices / Solid-State Electronics 47 : 1219 ~ 1225
2. [학술지(정기간행물)] - D.Hisamoto / 2000 / FinFET-A Self- Aligned Double-Gate MOSFET Scalable to 20nm / IEEE Trans. Elec. Devices 47 (12) : 2320 ~ 2325
3. [학술지(정기간행물)] - X.Huang / 2001 / Sub-50nm P-Channel FinFET / IEEE Trans. Elec. Devices 48 (5) : 880 ~ 885
4. [학술지(정기간행물)] - Q. Chen / 2002 / A Compre -hensive Analytical Subthreshold Swing(S) Model for Double-Gate MOSFETs / IEEE Trans. Electron Devices 49 (6) : 1086 ~ 1090
5. [학술지(정기간행물)] - D. Munteanu / 2003 / Two-dimensional modeling of quantum ballistic transport in ultimate double-gate SOI devices / Solid-State Electronics 47 : 1219 ~ 1225
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
-
[반도체·재료 및 부품] 나노-스케일 전계 효과 트랜지스터 모델링 연구 : FinFET
전자공학회논문지-SD
2004 .06
-
3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석
한국정보통신학회논문지
2009 .11
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Analysis of Drain Induced Barrier Lowering for Bottom Gate Voltage of Asymmetric DGMOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2015 .06
-
Low Leakage III-V/Ge CMOS FinFET Design for High-Performance Logic Applications with High-k Spacer Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .06
-
20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석
한국정보통신학회논문지
2006 .10
-
Analysis of Bias Dependent Threshold Voltage of FinFET using Analytical Potential Model
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2009 .06
-
이상적인 이중-게이트 벌크 FinFET의 전기적 특성고찰
전자공학회논문지-SD
2006 .11
-
Geometry Dependent Threshold Voltage of FinFET using Analytical Potential Model
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2009 .06
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성
한국정보통신학회논문지
2016 .04
-
FinFET 게이트 저항 압축 모델 개발 및 최적화
전자공학회논문지
2014 .08
-
접합 및 무접합 이중게이트 MOSFET에 대한 문턱전압 이동 및 드레인 유도 장벽 감소 분석
전기전자재료학회논문지
2019 .01
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
이 논문과 함께 이용한 논문
Si₁-xGex p-FinFET에서 주된 누설 전류의 메커니즘 분석
손도균
,
강덕승
,
김현석
외 1명
대한전자공학회 학술대회
2015
.06
Fin의 높이를 이용한 FinFET SRAM 성능 최적화
최성식
,
노석순
,
김소영
대한전자공학회 학술대회
2012
.11
벌크 FinFET의 기술 동향 및 이슈
이종호
,
최규봉
진공이야기
2016
.03
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
유희상
,
정하연
,
양지운
전자공학회논문지
2015
.10
Impacts of Trapezoidal Fin of 20-nm Double-Gate FinFET on the Electrical Characteristics of Circuits
Myunghwan Ryu
,
Youngmin Kim
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015
.08
최근 본 자료
댓글(0)
0