개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.5
- 수록면
- 71 - 81 (11page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서. 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture (AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (10)
참고문헌 신청
1. [학술지(정기간행물)] - Krstic, M. / 2007 / Globally Asynchronous,Locally Synchronous Circuits:Overview and Outlook / IEEE Design & Test of Computers Sept.-Oct 24 (5) : 430 ~ 441
2. [학술지(정기간행물)] - P. Teehan / 2007 / A Survey and Taxonomy of GALS Design Styles / IEEE Design & Test of Computers Sept.-Oct 24 (Issue 5) : 418 ~ 428
3. [학술대회논문] - T. Seceleanu / 2002 / On-Chip Segmented Bus:A Self-Timed Approach / 15th Annual IEEE International ASIC/SOC Conference : 216-220 ~ 25-28
4. [학술지(정기간행물)] - G. Magkilis / 2003 / Dynamic Frequency and Voltage Scaling for a Multiple- clock-domain Microprocessor / IEEE Micro 23 (6) : 62 ~ 68
5. [학술지(정기간행물)] - Atanu Chattopadhyay / 2005 / GALDS:A Complete Framework for Designing Multiclock ASICs and SoCs / IEEE Trans. on VLSI Syst 13 (6) : 641 ~ 654
2. [학술지(정기간행물)] - P. Teehan / 2007 / A Survey and Taxonomy of GALS Design Styles / IEEE Design & Test of Computers Sept.-Oct 24 (Issue 5) : 418 ~ 428
3. [학술대회논문] - T. Seceleanu / 2002 / On-Chip Segmented Bus:A Self-Timed Approach / 15th Annual IEEE International ASIC/SOC Conference : 216-220 ~ 25-28
4. [학술지(정기간행물)] - G. Magkilis / 2003 / Dynamic Frequency and Voltage Scaling for a Multiple- clock-domain Microprocessor / IEEE Micro 23 (6) : 62 ~ 68
5. [학술지(정기간행물)] - Atanu Chattopadhyay / 2005 / GALDS:A Complete Framework for Designing Multiclock ASICs and SoCs / IEEE Trans. on VLSI Syst 13 (6) : 641 ~ 654
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Globally Asynchronous Locally Dynamic System에 기반한 다중처리 Bus 연구
대한전자공학회 학술대회
2007 .05
-
MPEG 시스템용 다중 작업에 적합한 양방향 버스 구조
전자공학회논문지-SD
2005 .04
-
마스터와 슬레이브에 따른 싱글버스와 다중버스 토폴로지의 성능분석
전자공학회논문지-SD
2008 .09
-
The Proposed On-Chip Bus System with GALDS Topology
대한전자공학회 ISOCC
2008 .11
-
동적 재구성이 가능한 SoC 3중 버스 구조
전기전자학회논문지
2009 .06
-
효율적인 데이터 전송을 위한 동적 재구성이 가능한 버스 구조에 관한 연구
대한전자공학회 학술대회
2008 .05
-
다양한 버스 중재방식에 따른 플라잉 마스터 버스아키텍처의 TLM 성능분석
전자공학회논문지-CI
2008 .09
-
A High-Performance On-Chip Bus Architecture Design
정보 및 제어 논문집
2016 .04
-
A High-Performance On-Chip Bus Architecture Design
대한전자공학회 학술대회
2016 .04
-
버스 활용도를 극대화하기 위한 새로운 버스 구조
대한전자공학회 학술대회
1995 .12
-
버스 활용도를 극대화하기 위한 새로운 버스 구조 ( CAB : A New Bus Protocol / Architecture to Maximize Bus Utilization )
대한전자공학회 학술대회
1995 .11
-
다양한 디지털 시스템에서 응용 가능한 데이터버스 설계를 위한 버스 구조 별 신호전송 특성 분석
전자공학회논문지
2020 .03
-
실시간 BIS자료를 이용한 간선도로의 버스도착시간 예측모형구축에 관한 연구
대한토목학회논문집 D
2009 .01
-
버스 분할 설계를 위한 저전력 버스 기반 평면계획
전자공학회논문지-SD
2006 .10
-
농어촌버스와 콜버스 선호에 따른 콜버스 만족도 분석
한국ITS학회 논문지
2019 .01
-
저 전력 시스템 온 칩 설계를 위한 버스 분할 기술
정보과학회논문지 : 시스템 및 이론
2005 .06
-
스마트폰 GPS를 활용한 개선된 버스정보시스템
한국컴퓨터정보학회논문지
2014 .12
-
SoC를 위한 새로운 플라잉 마스터 버스 아키텍쳐 구조의 제안과 검증
전자공학회논문지-SD
2010 .01
-
멀티미디어용 다중작업이 가능한 동기 세그먼트 구조
한국방송미디어공학회 학술발표대회 논문집
2004 .11
-
플랫폼기반 H.264 디코더 IP 통합설계를 위한 버스구조 및 파이프라인 실행에 관한 비교 연구
대한전자공학회 학술대회
2007 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014723121