지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.1
- 수록면
- 69 - 78 (10page)
이용수
초록· 키워드
오류제보하기
고성능의 SoC를 구현하기 위해서, 우리는 버스 프로토콜과 상관없이 선택된 슬레이브에 직접 액세스하는 특별하게 정의된 마스터인 플라잉 마스터 버스 아키텍쳐 구조를 제안한다. 제안한 버스 아키텍쳐는 베릴로그와 하이닉스 0.18㎛ 공정을 디자인 맵핑하여 실행하였다. 마스터와 슬레이브 래퍼는 150여개의 로직 게이트 카운트를 가지기 때문에, SoC 디자인에 있어서 모듈의 고유 영역인 면적용적은 여전히 고려해야 한다. TLM 성능분석 시뮬레이션을 통해 제안한 아키텍쳐가 기존의 버스아키텍쳐와 비교해서 트랜잭션 사이클이 25～40%, 버스 효율성이 43～60% 증가하였고, 요청 사이클이 43～77% 감소하였다. 결론적으로, 우리가 제안한 플라잉 마스터 버스 아키텍쳐 구조는 성능과 효율성의 측면에서 버스 아키텍쳐 분야를 선도할 주요 후보 중 하나라고 여겨진다.
목차
요약
Abstract
Ⅰ. Introduction
Ⅱ. Flying master bus architecture
Ⅲ. Performance analysis
Ⅳ. Conclusion
Reference
저자소개
참고문헌 (8)
참고문헌 신청
1. [기타자료] - ARM / 1999 / AMBA Specification
2. [기타자료] - IBM / 1999 / CoreConnect bus architecture / Armonk
3. [기타자료] - Sonics, Inc. / 2002 / Silicon micronetworks technical overview / Mountain View
4. [기타자료] - K.Lee / 2007 / Architecture exploration for performance improvement of SoC chip based on AMBA system / ICCIT : 739 ~ 744
5. [학술지(정기간행물)] - K.Lahiri / 2006 / The LOTTERYBUS On-Chip Communication Architecture / IEEE Trans.VLSI Systems 14 (6)
2. [기타자료] - IBM / 1999 / CoreConnect bus architecture / Armonk
3. [기타자료] - Sonics, Inc. / 2002 / Silicon micronetworks technical overview / Mountain View
4. [기타자료] - K.Lee / 2007 / Architecture exploration for performance improvement of SoC chip based on AMBA system / ICCIT : 739 ~ 744
5. [학술지(정기간행물)] - K.Lahiri / 2006 / The LOTTERYBUS On-Chip Communication Architecture / IEEE Trans.VLSI Systems 14 (6)
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
다양한 버스 중재방식에 따른 플라잉 마스터 버스아키텍처의 TLM 성능분석
전자공학회논문지-CI
2008 .09
-
마스터와 슬레이브에 따른 싱글버스와 다중버스 토폴로지의 성능분석
전자공학회논문지-SD
2008 .09
-
MPEG 시스템용 다중 작업에 적합한 양방향 버스 구조
전자공학회논문지-SD
2005 .04
-
SoC의 성능 향상을 위한 크로스바 스위치 온칩 버스 설계
한국정보통신학회논문지
2010 .03
-
A High-Performance On-Chip Bus Architecture Design
정보 및 제어 논문집
2016 .04
-
A High-Performance On-Chip Bus Architecture Design
대한전자공학회 학술대회
2016 .04
-
Performance Analysis of Bandwidth-Aware Bus Arbitration
전자공학회논문지-SD
2011 .09
-
동적 재구성이 가능한 SoC 3중 버스 구조
전기전자학회논문지
2009 .06
-
대기사이클 고려 버스중재방식
한국정보통신학회논문지
2014 .11
-
효율적인 데이터 전송을 위한 동적 재구성이 가능한 버스 구조에 관한 연구
대한전자공학회 학술대회
2008 .05
-
다중 버스 기반 온칩 통신 구조의 정량적 분석
정보과학회논문지 : 시스템 및 이론
2013 .12
-
SoC 플랫폼에서 시스템 버스의 모델링 및 해석
전자공학회논문지-SD
2005 .12
-
버스 활용도를 극대화하기 위한 새로운 버스 구조 ( CAB : A New Bus Protocol / Architecture to Maximize Bus Utilization )
대한전자공학회 학술대회
1995 .11
-
버스 활용도를 극대화하기 위한 새로운 버스 구조
대한전자공학회 학술대회
1995 .12
-
다중처리가 가능한 새로운 Globally Asynchronous, Locally Dynamic System 버스 구조
전자공학회논문지-SD
2008 .05
-
효율적인 다중 채널 On-Chip-Bus를 위한 SoC Network Architecture
전자공학회논문지-SD
2005 .02
-
동적 재구성이 가능한 고성능 시스템온칩 버스 구조에 관한 연구
대한전기학회 학술대회 논문집
2007 .10
-
점유율을 고려한 버스중재 방식
전자공학회논문지-SD
2010 .05
-
플라잉 브릿지 버스 아키텍처
전자공학회논문지-SD
2008 .12
-
Run-Time Hardware Trojans Detection Using On-Chip Bus for System-on-Chip Design
한국정보통신학회논문지
2016 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-001819168