메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
최창원 (숭실대학교) 위재경 (숭실대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
215 - 218 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
SoC(system-on-a-chip) 설계에서는 다양한 타이밍 도메인들로 결합된 많은 IP 블록과 상호 연결 버스를 사용한다. 이 같은 이유로 여러 공급 업체들로부터 개별적으로 개발된 서로 다른 클록을 가지는 IP 블록들을 결합시킴으로 인하여 클록 트리 구조가 거대해지는 결과를 낳게 되었다. 따라서 단일 클록을 칩 전체에 사용하는 동기식 설계기법이 아닌 각각의 IP 블록이 자체의 지역 클록을 가지고 동작하는 비동기 시스템의 필요성이 커지게 되었다. 본 논문은 다중 마스터 IP 와 다중 슬레이브 IP를 갖는 SoC 시스템에서 멀티태스킹이 가능한 온칩 버스 기반의 Globally Asynchronous Locally Dynamic System (GALDS)을 제안하였다. 버스와 IP 사이의 서로 다른 클록 도메인 사이에서 데이터를 전송하기 위한 Wrapper, Dynamic Voltage and Frequency Scaling(DVFS) 기법의 적용을 위한 Power Management Unit (PMU)과 전압의 변동에도 데이터가 손상되지 않게 하기 위한 아날로그 Voltage Level Shifter를 사용하여 AMBA Bus와 호환되는 비동기 시스템 버스를 설계하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. GALDS System Bus 설계
Ⅲ. 실험
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994240