지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.6
- 수록면
- 748 - 751 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
A phase-locked loop(PLL) circuit with a constant loop bandwidth and low supply-noise sensitivity was implemented in a 0.13㎛ CMOS process for a high-speed memory controller. A charge pump with current-mismatch calibration reduces the channel length modulation effect by the output voltage variation. In order to improve PSRR of the PLL, a current-controlled oscillator is adopted instead of voltage-controlled oscillator. With these circuits, the implemented PLL features a constant loop bandwidth of 4㎒ and a low power supply noise sensitivity in an operating frequency ranging from 500㎒ to 1.2㎓. To verify the effectiveness of the proposed PLL, the power-management IC (PMIC) output fluctuation and SSN noise is modeled. The simulation result shows that the rms jitter is reduced from 79.23 ps to 19.93 ps.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현 및 모의실험 결과
Ⅳ. 결론 및 향후 연구 방향
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
500-MHz부터 1.2-GHz까지의 동작 주파수에서 일정한 루프 대역폭을 갖는 메모리 컨트롤러 PLL
대한전자공학회 학술대회
2010 .06
-
A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme
전자공학회논문지-SD
2008 .05
-
보드 설계에 따른 Adaptive Bandwidth PLL의 성능 분석
전자공학회논문지-SD
2008 .04
-
위상 고정 루프 (Phase Locked Loop)의 모델링
대한전자공학회 학술대회
2018 .06
-
Evaluation of Phase Lock Loops for Power Electronic Applications
ICPE(ISPE)논문집
2011 .05
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
여러 Power Distribution Networks에서 PLL의 지터 성능 분석
대한전자공학회 학술대회
2008 .05
-
Matlab을 이용한 Phase Locked Loop(PLL)의 Phase Noise Modeling
대한전자공학회 학술대회
2010 .11
-
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
-
고성능 PLL 주파수 합성기 설계
대한전자공학회 학술대회
2006 .11
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
PLL(phase locked loop)을 이용한 No Spike 위상/주파수 검출기의 설계
대한전자공학회 학술대회
2003 .07
-
A Dual-loop Phase Locked Loop with Frequency to Voltage Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
A Low Phase Noise PLL With Loop Filter Component Scaling Scheme
ICEIC : International Conference on Electronics, Informations and Communications
2006 .06
-
빠른 고정 시간과 작은 지터를 갖는 PLL의 설계
대한전기학회 학술대회 논문집
2000 .07
-
All Digital FM Receiver using PLL(Phase Locked Loop)
대한전자공학회 ISOCC
2006 .10
-
Digital FM Receiver using PLL(Phase Locked Loop)
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Lock Time 개선과 Jitter 감소를 위한 전하 펌프 PLL
대한전자공학회 학술대회
2003 .07
-
Design of a Wide Locking Range PLL Using Hybrid Loop Filter
대한전자공학회 학술대회
2011 .04
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003170459