지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 69 - 70 (2page)
이용수
초록· 키워드
오류제보하기
This paper presents a high resolution, wide input range 2-step TDC used in ADPLL. TDC is used to compare the ADPLL output frequency with reference frequency and should be impleme ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 12 ㎽ ADPLL Based G/FSK Transmitter for Smart Utility Network in 0.18㎛ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .08
-
A 400㎒ ADPLL design using a 3-step vernier TDC
대한전자공학회 ISOCC
2012 .11
-
시간-디지털 변환기를 이용한 ADPLL의 잡음 개선에 대한 연구
전자공학회논문지
2015 .02
-
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
대한전자공학회 학술대회
2016 .11
-
A 4.0 – 5.9 GHz ADPLL Design using a 1-step Vernier TDC
대한전자공학회 학술대회
2017 .01
-
0.357 ㎰의 해상도와 200 ㎰의 입력 범위를 가진 2단계 시간-디지털 변환기의 설계
전자공학회논문지-SD
2010 .05
-
A Low Power, Small Area Cyclic Time-to-Digital Converter in All-Digital PLL for DVB-S2 Application
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .04
-
1-step 버니어타입 TDC와 BBPFD를 이용한 0.7 – 1.2 GHz 영역대에서의 Fractional ADPLL 설계
대한전자공학회 학술대회
2017 .06
-
시간-디지털 변환기의 성능 개선에 대한 연구
전자공학회논문지-IE
2012 .03
-
합성 가능한 ADPLL 설계 과정
대한전자공학회 학술대회
2018 .06
-
An All-Digital Phase-Locked Loop with Fast Acquisition and Low Jitter
대한전자공학회 ISOCC
2008 .11
-
광범위 입력 선형 시간 증폭기
대한전자공학회 학술대회
2008 .11
-
Low-Power, All Digital Phase-Locked Loop with a Wide-Range, High Resolution TDC
[ETRI] ETRI Journal
2011 .06
-
Mobile Application을 위한 All Digital Phase-Locked Loop 연구 동향
한국통신학회지(정보와통신)
2011 .10
-
버니어 3단 시간 디지털 변환기의 연구
대한전자공학회 학술대회
2011 .04
-
ADPLL을 이용한 결정지향 반송파 복원 성능분석
한국통신학회 학술대회논문집
2001 .07
-
The Design of a 0.15 ps High Resolution Time-to-Digital Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구 ( A Study on ADPLL Bit synchronizer in FH System )
한국통신학회 학술대회논문집
1992 .01
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구
한국통신학회 학술대회논문집
1992 .07
-
Simulink를 이용한 All-Digital PLL용 시스템 레벨 시뮬레이터 구현
대한전자공학회 학술대회
2010 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
A Design of Vernier Coarse-Fine Time-to-Digital Converter using Single Time Amplifier
Jongsuk Lee
,
Yong Moon
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012
.12
시작신호 및 멈춤신호와 동기화된 클록을 사용하는 시간-디지털 변환기
최진호
한국정보통신학회논문지
2017
.05
스퍼터링법으로 제작한 CIGS 박막의 후열처리에 따른 물성 평가
정재헌
,
조상현
,
송풍근
한국표면공학회지
2013
.02
Lightweight Design of Long-Range Aerial Lift Boom Using 2-Step Metamodel-Based Optimization
Won-Cheol Kim
,
Hen
,
y Panganiban
외 1명
한국자동차공학회 춘계학술대회
2012
.05
2-step DPC를 이용한 이중루프 DLL기반의 광대역 클록 데이터 복원회로 설계
정기상
,
김강직
,
고귀한
외 1명
전기학회논문지
2012
.02
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004057602