지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2007
- 발행연도
- 2007.7
- 수록면
- 334 - 335 (2page)
이용수
초록· 키워드
오류제보하기
This paper describes a delay locked loop using flying butterfly delay cells that achieve a wide range operation, low jitter performance, low phase offset and accurate duty ratio. The proposed DLL uses ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
넓은 범위의 DLL을 위한 버터플라이 형태의 단위 지연 셀
대한전자공학회 학술대회
2007 .07
-
넓은 범위의 DLL을 위한 버터플라이 형태의 단위 지연 셀
대한전자공학회 학술대회
2007 .07
-
Delay Monitor Scheme을 사용한 Register Controlled Delay-locked Loop
전기전자재료학회논문지
2004 .01
-
저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )
한국통신학회논문지
2001 .12
-
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
-
Design of Delay-Locked Loop for Wide Frequency Locking Range
대한전자공학회 ISOCC
2013 .11
-
A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
CMOS 0.18um 공정을 이용한 광범위, 저전력 Delay-Locked Loop의 설계
대한전자공학회 학술대회
2015 .06
-
위상지연을 이용한 Integer-N 방식의 위상ㆍ지연고정루프 설계
전자공학회논문지-SD
2010 .06
-
A Delay Locked Loop with an Embedded Duty Cycle Corrector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
Delay Locked Loop Design Issues
대한전자공학회 ISOCC
2004 .10
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
An All-digital Delay-locked Loop using a Lock-in Pre-search Algorithm for High-speed DRAMs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )
전자공학회지
1981 .02
-
A Delay-Locked Loop ( DLL ) for On-Chip Clock Driver
대한전자공학회 학술대회
1998 .01
-
Design of Low Power 1.8V, Wide Range 50~500MHZ Delay Locked Loop
대한전자공학회 기타 간행물
2001 .11
-
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
-
이중루프 위상ㆍ지연고정루프 설계
한국정보통신학회논문지
2011 .07
-
전력선 통신을 위한 디지털 DLL 개발 ( Digital Delay Lock Loop Development for Power Line Communication )
대한전자공학회 학술대회
1997 .01
-
PERFORMANCE ANALYSIS OF EXTENDED N-Δ DELAY-LOCK LOOPS
대한전자공학회 심포지엄 논문집
1980 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004335381