저전력 500㎒ CMOS PLL 주파수합성기 설계

강기섭 ,  오근창 ,  박종태 외 1명

대한전기학회 학술대회 논문집

2006 .10

A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS

Long Thanh Bui ,  Jong-Wook Lee

대한전자공학회 ISOCC

2012 .11

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

A 3.3V High Speed CMOS PLL Frequency Synthesizer with a Wide Locking Range

성혁준 ,  윤광섭

대한전자공학회 학술대회

1998 .01

PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )

조형래 ,  최정수

한국전자파학회논문지

2001 .10

A Study on Phase Noise of the PLL frequency Synthesizer

Han Young Kim ,  Yung Kwon Kim

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

CMOS 공정을 이용한 3.12GHz PLL 설계

진현종 ,  최윤희 ,  박상규

대한전자공학회 학술대회

2005 .05

CMOS의 선형성을 이용한 PLL용 charge pump의 설계 및 고찰 ( Design of Charge Pump for PLL using Linearity Characteristic of CMOS )

최은주 ,  최은창 ,  김정범 외 1명

한국통신학회논문지

1998 .02

고속 저전력 프리스케일러를 사용한 2.5㎓ CMOS PLL 주파수합성기 설계

강기섭 ,  오근창 ,  이재경 외 2명

대한전자공학회 학술대회

2005 .11

Module 함수를 이용한 PLL 주파수 합성 회로의 구성 ( PLL frequency synthesizer design using Module function )

이광우 ,  이태원

대한전자공학회 학술대회

1982 .01

Low Jitter PLL using Self-Biasing Technique

Wookwan Lee ,  Soo-Won Kim ,  Byeong-Chun So

대한전자공학회 ISOCC

2004 .10

PLL Frequency Synthesizer with Multi-Loop Method

Yasuaki Sumi ,  Kouichi Syoubu ,  Shigeki Obote 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

초광대역 시스템 Hopping Carrier 발생을 위한 0.18㎛ 4.224㎓ CMOS PLL

이재경 ,  강기섭 ,  박종태 외 1명

대한전자공학회 학술대회

2005 .11

고주파 PLL Frequency Synthesizer ASIC설계

남철 ,  이흥배 ,  조계옥 외 1명

대한전자공학회 학술대회

1996 .11

자체귀환형 2단 고리발진기를 이용한 고속 CMOS PLL 설계

문연국 ,  윤광섭

대한전자공학회 학술대회

1999 .06

MICS 대역 RF 송신기를 위한 65nm CMOS PLL 주파수 합성기

이용호 ,  신현철

대한전자공학회 학술대회

2016 .11

High Resolution and Fast Frequency Setting PLL Synthesizer

Kazuhiko Seki ,  Masahi ,  o Mo 외 3명

대한전자공학회 세미나

1991 .01

A 1-V 3.8-mW Fractional-N PLL Synthesizer with 25% Duty-Cycle LO Generator in 65 nm CMOS for Bluetooth Applications

Yongho Lee ,  Seungsoo Kim ,  Hyunchol Shin

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2018 .12

이중 PLL 구조 주파수 합성기의 위상 잡음 개선

김정훈 ,  박범준 ,  김지흥 외 1명

한국전자파학회논문지

2014 .09