메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Yong Lee Kee (Intel Corporation)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2009 Conference
발행연도
2009.11
수록면
220 - 223 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Advancing to sub-micron processes, power gating using MTCMOS has been widely adopted in complex SOC to reduce the leakage current. Increasing computing applications especially mobile and wireless chip designs require extensive power gating design to power on and off modules in designs. The power signature goes hand-in-hand with the end-product usage model. Even though power gating helps to reduce the leakage, it generates significant power noise which affects chip functional stability. This paper focuses on the analysis of power noise caused by power off operation. It describes the noise coupling at both the system and the die levels in section II. The power-off circuit modeling will be explained in section III. A comparison of silicon measurement result to spice simulation as well as a prominent power noise EDA tool are presented in section IV.

목차

ABSTRACT
I. Introduction
II. System and Die level Noise Coupling
III. Circuit Modeling
IV. Silicon Measurement and Simulation Results
V. SUMMARY
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001482650