메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Hyewon Kim (Hanyang University) Dongchul Kim (Hanyang University) Yungseon Eo (Hanyang University)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2010 Conference
발행연도
2010.11
수록면
213 - 216 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
Interconnect lines with inter-layer vias are experimentally characterized by using high-frequency S-parameter measurements. Test patterns are designed and fabricated using a package process and measured using Vector Network Analyzer (VNA) up to 25 GHz. Then, by modeling a via as a circuit, its model parameters are determined. It is shown that the circuit model has excellent agreement with the measured S-parameters. The circuit performance of the lines with inter-layer vias is evaluated by using the developed circuit model.
Thereby, it is shown that via may have a substantially deteriorative effect on the signal integrity of high-speed integrated circuits.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. EXPERIMENTAL CHARACTERIZATION
Ⅲ. EXPERIMENTAL PARAMETER DETERMINATION
Ⅳ. SIGNAL INTEGRITY VEFIRICATION
Ⅴ. CONCLUSION
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001489326