지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 410 - 413 (4page)
이용수
초록· 키워드
오류제보하기
Effects of forward body biasing (FBB) is investigated as an effective mean of on-chip scaling of power consumption and operating speed in CMOS true single phase clock (TSPC) RF frequency divide-by-2 circuits. Through extensive dc and RF simulations in 0.18μm CMOS, the effects of the forward body bias on the threshold voltage, propagation delay, and current dissipation are examined. Then, it is shown that only with the FBB voltage of 0.2V, the divide-by-2 circuits achieves 22% and 21% improvements in the maximum operating speed while only at the cost of 15% and 32% more current dissipation for TSPC and extended TSPC (ETSPC) type logics, respectively. We believe that the forward body biasing technique is instrumental in realizing on-chip on-the-fly scalable TSPC dividers for low power applications.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. FORWARD BODY BIAS EFFECTS
Ⅲ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
TSPC(True Single Phase Clock) T-flipflop을 이용한 프로그램 가능한 주파수 분주기
대한전자공학회 학술대회
1996 .11
-
TSPC ( True Single Phase Clock ) T-flipflop을 이용한 프로그램 가능한 주파수 분주기 ( Programmable Frequency Divider Using TSPC ( True Single Phase Clock ) T- Flipflop )
대한전자공학회 학술대회
1996 .11
-
A 5.2-mW 5GHz Integer-N PLL Using True-Single-Phase-Clock CMOS Circuit Technique (TSPC)
한국통신학회 학술대회논문집
2005 .06
-
BLE Application을 위한 55nm CMOS 공정의 고속, 저전력, Programmable Frequency Divider 설계
대한전자공학회 학술대회
2015 .11
-
고속 저전력 동작을 위한 글리치 최적화 TSPC D flip-flop
대한전자공학회 학술대회
2011 .11
-
2.4-GHz 1-V 저전력 Fractional-N 주파수 합성기 설계
대한전자공학회 학술대회
2007 .05
-
A Self-Biased Current Reference in 0.25㎛ CMOS Technology
대한전자공학회 학술대회
2006 .06
-
A Self-Biased Current Reference in 0.25μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
How Forward Body Bias Helps to Reduce Ground Bouncing Noise and Silicon Area in MTCMOS Circuits : Divulging the Basic Mechanism
대한전자공학회 ISOCC
2010 .11
-
Interger-N frequency synthesizer using TSPC PFD
대한전자공학회 학술대회
2007 .07
-
Interger-N frequency synthesizer using TSPC PFD
대한전자공학회 학술대회
2007 .07
-
An 8.9mW 25Gb/s Inductorless 1:4 DEMUX in 90nm CMOS
대한전자공학회 ISOCC
2009 .11
-
Frequency Synthesizer for Fast looking
대한전자공학회 학술대회
2007 .05
-
CMOS Layout and Bias Optimization for RF IC Design Applications
대한전자공학회 학술대회
1997 .01
-
PLL 주파수 합성기를 위한 dual-modulus 프리스케일러와 차동 전압제어발진기 설계
한국정보통신설비학회 학술대회
2006 .01
-
Dual-Modulus Prescaler를 위한 AND 게이트가 함께 있는 고속 TSPC Flip-Flop의 구현
대한전자공학회 학술대회
2010 .06
-
A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology
대한전자공학회 ISOCC
2012 .11
-
FORWARD
제어로봇시스템학회 국내학술대회 논문집
1992 .10
-
FORWARD
대한전자공학회 학술대회
1992 .10
-
FORWARD
제어로봇시스템학회 국내학술대회 논문집
1991 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001759132