메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
고승오 (Silicon Works) 서희택 (C&S Technology) 권덕기 (Fairchild Korea) 유종근 (인천대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제15권 제5호
발행연도
2011.5
수록면
1,125 - 1,134 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
본 논문에서는 DTV 응용을 위한 광대역 주파수 합성기 회로를 0.18μm CMOS 공정을 사용하여 설계하였다. 설계한 주파수 합성기는 DTV의 모든 주파수 대역을(48MHz∼1675MHz) 만족한다. 하나의 VCO만을 사용하여 광대역을 만족시킬 수 있는 구조를 제안하였으며, 고주파 대역과 저주파 대역에서의 VCO 이득의 차이와 주파수 간격의 변화를 줄여 안정적인 광대역 특성을 구현하였다. 모의실험 결과, VCO의 발진주파수 범위는 1.85GHz∼4.22GHz이며, 4.2GHz에서 위상잡음은 100kHz offset에서 -89.7dBc/Hz이다. VCO 이득은 62.4∼95.8MHz/V(±21.0%)이고 주파수 간격은 22.9∼47.9MHz(±35.3%)이다. 설계된 주파수합성기의 고착시간은 약 15㎲이다. 제작된 칩을 측정한 결과 VCO는 2.05∼3.4GHz의 대역에서 발진하는 것을 확인하였다. 설계된 주파수 보다 shift down 되었지만 마진을 두어서 설계를 하였기 때문에 DTV 튜너로 사용할 수 있는 주파수 대역은 만족한다. 설계된 회로는 1.8V 전원 전압에서 23∼27mA의 전류를 소모한다. 칩 면적은 PAD를 포함하여 2.0mm×1.5mm이다.

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 회로설계
Ⅲ. 모의실험 결과
Ⅳ. 칩 제작 및 측정 결과
Ⅴ. 결론
참고문헌

참고문헌 (6)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-550-002865061