메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
387 - 390 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
본 논문에서는 DTV 응용을 위한 광대역 주파수 합성기 회로를 0.18㎛ CMOS 공정을 사용하여 설계 하였다. 설계한 주파수 합성기는 DTV9ASTC)의 주파수 대역을(54~806㎒) 만족하였다. 하나의 VCO를 사용하여 광대역을 만족 시킬 수 있는 구조를 제안 하고 LO pulling 효과를 최소화 하기위해서 1.6~3.6㎓ 대역에서 동작 하도록 설계 하였다. VCO의 고주파 대역과 저주파 대역에서의 이득과 주파수 간격의 변화를 줄여 안정적인 광대역 구현을 하였다. 모의실험 결과 설계한 VCO의 이득은 59~94㎒(±17.7㎒/V,±23%), 주파수 간격은 26~42.5㎒(±8.25㎒/V,±24%), tuning range는 76.9%이고, 주파수합성기의 위상 잡음은 100㎑ offset에서 -106㏈c/㎐이고, 1.8V 전원전압에서 20~23㎃를 소모한다. 고착 시간은 약 10㎲정도 이고 칩 면적은 PAD를 포함하여 2.0㎜×1.8㎜이다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 회로설계
Ⅲ. 모의실험
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018601442