출력값 배열그래프에 기초한 3치조합 논리함수 표현기법 ( A Representation Technique of Ternary-Valued Combinational Logic Function based on the OVAGs )

윤병희 ,  황종학 ,  심재환 외 2명

대한전자공학회 학술대회

1997 .11

OVAG를 이용한 다치조합논리함수의 설계 기법

윤병희 ,  김흥수

한국산업정보학회 학술대회논문집

1999 .05

OVAG를 이용한 다치조합논리함수의 설계 기법

윤병희 ,  황종학 ,  심재환 외 2명

대한전자공학회 학술대회

1998 .06

OVAG를 이용한 다치조합논리함수의 설계 기법 ( A Design Techniques of the Multiple-Valued Combinational Logic Functions Using the Output Value Array Graphs )

윤병희 ,  황종학 ,  심재환 외 2명

대한전자공학회 학술대회

1998 .07

다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )

고경식

전자공학회지

1970 .12

조합다치논리함수의 실현 ( Realization of Combinational Multiple-Valued Logic Function using Multiple Valued PLA )

남효성 ,  최재석 ,  박춘명 외 4명

대한전자공학회 학술대회

1989 .07

Rule-Base를 이용한 조합논리 최적화 시스템 ( Combinational Logic Optimization System Based on Rule-Base )

김원응 ,  최병윤 ,  양인환 외 2명

한국통신학회 학술대회논문집

1988 .01

결정도에 기초한 다중출력조합디지털논리시스템

박춘명

한국정보통신학회논문지

2005 .10

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리함수의 TANT회로에 의한 합성 ( A Synthesis of Combinational Logic with TANT Networks )

고경식

전자공학회지

1969 .02

조합논리회로의 기호적 신뢰도 계정

吳英煥

한국통신학회논문지

1982 .03

조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )

오영환

한국통신학회지(정보와통신)

1982 .01

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

Design of Combinational Logic Switching Function using Array Graph

Chun-Myoung Pa ,  k

INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING

2012 .06