지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )
전자공학회지
1978 .01
조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )
전자공학회지
1974 .11
출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )
전자공학회지
1974 .08
조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )
전자공학회논문지-C
1998 .04
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )
전자공학회논문지-A
1993 .09
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )
대한전자공학회 학술대회
1995 .01
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )
대한전자공학회 학술대회
1992 .11
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )
한국통신학회 학술대회논문집
1988 .01
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )
특정연구 결과 발표회 논문집
1988 .01
조합다치논리함수의 실현 ( Realization of Combinational Multiple-Valued Logic Function using Multiple Valued PLA )
대한전자공학회 학술대회
1989 .07
3치 논리회로의 고장분석 및 검출 ( Fault Analysis and Detection of Ternary Logic )
전자공학회논문지-B
1995 .12
조합 논리 회로에서의 결함 시뮬레이션에 관한 연구
한국정보과학회 학술발표논문집
1991 .04
다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )
전자공학회지
1970 .12
조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )
한국통신학회지(정보와통신)
1982 .01
조합논리회로의 기호적 신뢰도 계정
한국통신학회논문지
1982 .03
조합논리함수의 TANT회로에 의한 합성 ( A Synthesis of Combinational Logic with TANT Networks )
전자공학회지
1969 .02
출력순서를 이용한 조합회로의 고장검출에 관한 연구 ( A Study on the Fault Detection Using Output Sequence in Combinational Logic Networks )
전자공학회지
1980 .08
2 Level MOS 조합회로에서의 Fault Test Generation에 관한 연구 ( A Study on Fault Test Generation of Two Level MOS Combinational Networks )
대한전자공학회 학술대회
1986 .01
2 Level MOS 조합회로 에서의 Fault Test Generation에 관한 연구
대한전자공학회 학술대회
1986 .12
0