조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )

오영환

한국통신학회지(정보와통신)

1982 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )

김근수 ,  신종훈 ,  하상진 외 5명

대한전자공학회 학술대회

1992 .11

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 ( A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition )

강성수 ,  이주형 ,  김흥수

한국통신학회논문지

1989 .10

CMOS 조합 논리 회로에서의 전력 가 기법

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

CMOS 조합 논리 회로에서의 전력 평가 기법 ( The Method Power Estimation in CMOS Combinational Circuits )

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

On the Correction of Multiple Design Errors in Combinational Logic Circuits

I ,  ith Pome ,  anz 외 2명

ICVC : International Conference on VLSI and CAD

1993 .01

조합논리회로의 타이밍 최적화를 위한 테크놀로지 매핑 알고리듬에 관한 연구 ( A Study on Technology Mapping Algorithm for Timing Optimization of Combinational Logic Circuits )

주진태 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1991 .11

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

Rule-Base를 이용한 조합논리 최적화 시스템 ( Combinational Logic Optimization System Based on Rule-Base )

김원응 ,  최병윤 ,  양인환 외 2명

한국통신학회 학술대회논문집

1988 .01

다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )

고경식

전자공학회지

1970 .12

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )

허용민 ,  임인칠

전자공학회논문지-A

1995 .12