메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
최병윤 (동의대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제20권 제1호
발행연도
2016.1
수록면
123 - 130 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 멀티미디어용 알고리즘을 고속으로 처리하기 위한 고성능 연산 회로를 설계하였다. 3단 파이프라인 구조로 동작하는 연산회로는 4개의 16-비트× 16-비트 곱셈기의 효율적인 구성, 캐리 보존 형식 데이터에 대한 새로운 부호 확장 기법과 다수 개의 부분 곱셈 결과의 통합과정에 부호 확장을 제거하는 교정 상수 기법을 사용하여 복소수 데이터와 가변 길이 고정 소수점 데이터에 대한 38개의 연산을 처리할 수 있다. 설계한 프로세서는 45nm CMOS 공정에서 최대 동작 속도는 300 MHz이며 약 37,000 게이트로 구성되며 300 MCOPS의 연산 성능을 갖는다. 연산 프로세서는 높은 연산 속도와 응용 분야에 특화된 다양한 연산 지원으로 멀티미디어 프로세서에 효율적으로 응용 가능하다.
#연산회로 #복소수 데이터 #새로운 부호 확장 기법 #가변길이 데이터 #arithmetic unit #complex data #new sign extension scheme #variable-length data

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 가변 크기 데이터에 대한 MAC 연산의 병렬 하드웨어 구현 방안
Ⅲ. 멀티미디어용 고속 연산 회로 설계
Ⅳ. 설계 검증 및 성능 분석
Ⅴ. 결론
REFERENCES

참고문헌 (12)

참고문헌 신청
Ruby B. Lee, “Subword Parallelism with MAX-2,” IEEE Micro, vol.16, no. 4, pp.51-59, August 1996. google schola Ruby B. Lee, “Accelerating Multimedia with Enhanced Microprocessors,” IEEE Micro, vol.15, no.2, pp.22-32, April, 1995. google schola QualComm, Hexagon V2 Programmer’s Reference Manual, 80-NB419-1 Rev.A, August 2011. google schola Israel Koren, Computer Arithmetic Algorithms, ch.5-6, CRC Press, 1993. google schola Aamir Alam Farooqui, “VLSI Arithmetic for Media Signal Processing,” Ph D dissertation, ECE department, UC. Davis, 2000. google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

FFT 프로세서용 32-bit 복소수 곱셈기의 하드웨어 효율적인 FPGA 구현
윤선영 ,  지현욱 ,  김기철 대한전자공학회 학술대회 2015 .11
복소수 웨이블릿과 베르누이-가우스 모델을 이용한 잡음 제거
엄일규 ,  김유신 전자공학회논문지-SP 2006 .09
복소수 신경회로망 구현 및 영상인식에 대한 적용
고성균 ,  박민호 한국통신학회 학술대회논문집 2022 .02
복소수 영역의 원편광 신호에 기반한 가시광 통신 시스템과 직교 주파수 분할 다중화 기법
최혁진 ,  한건호 ,  고범수 외 1명 한국통신학회 학술대회논문집 2021 .11
4차 산업의 ICT 영역에서의 효율적인 스위칭함수 구성에 관한 연구
박춘명 한국정보통신학회 종합학술대회 논문집 2020 .07

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-559-002202678