메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
서범규 (건국대학교) 김진태 (건국대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제55권 제6호(통권 제487호)
발행연도
2018.6
수록면
20 - 26 (7page)
DOI
10.5573/ieie.2018.55.6.20

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 기존의 디지털 방식이 아닌 아날로그 도메인에서 합성곱 연산을 수행하며 저해상도, 저전력, 고효율의 특성을 갖는 신경망 연산기에 대한 연구를 소개한다. 제안하는 연산기는 적분기(integrator) 구조의 곱셈 디지털-아날로그 변환기(multiplying DAC, MDAC)와 축차비교 아날로그-디지털 변환기(Successive-Approximation ADC, SAR ADC)로 구성되어 있다. 동작할 때 곱셈연산을 하는 동시에 덧셈연산이 이루어지며, opamp 출력단에 전하 형태로 적분하여 덧셈연산을 하므로 디지털 연산에 비해 메모리 접근 빈도가 낮은 장점을 갖고 있다. 65㎚ CMOS공정을 이용하여 MDAC과 ADC로 구성된 디지털-입력, 디지털-출력 연산기를 설계하였고, 트랜지스터-레벨 시뮬레이션 결과 33.3㎒의 속도로 30.11㎼의 전력을 소모하였고, 이는 2.21TOPS/W의 연산효율과 같아 기존의 디지털 방식의 합성곱 연산기보다 개선된 전력 효율을 나타내었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 연산기 전체 구조
Ⅲ. 시뮬레이션 및 결과
Ⅳ. 결론
REFERENCE

참고문헌 (16)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-002220658