지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
본 논문에서는 다항식에 기초하여 유한체상의 P=2인 경우의 효율적인 곱셈기를 구성하는 방법을 제안하였다. 제안한 곱셈기 회로는 다항식의 연산부와 mod F(α) 연산부, 모듈러 연산부로 구성된다. 또한, 이들 각 연산부는 모듈 구조를 가지므로 m의 확장에 따른 회로 구성이 용이하며 회로 구성에 사용한 소자는 AND 게이트와 XOR 게이트만으로 구성하여 정규성, 확장성이 용이하며 이를 기반으로 VLSI화에 적합하다. 제안한 곱셈기는 기존의 곱셈기에 비해 좀 더 콤펙트, 규칙적, 정규성과 확장성이 용이하며 최근의 IoT 환경에서의 여러 분야에 적용 및 응용이 가능할 것이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 유한체
Ⅲ. 원시원소와 기약다항식
Ⅳ. 표준기저를 적용한 유한체의 원소표현
Ⅴ. 원시원소와 기약다항식
Ⅵ. 결론
REFERENCES
참고문헌 (10)
참고문헌 신청
Jabir, A.M, Pradhan D.K. and Mathew J.,‘GfXpress: A Technique for Synthesis and Optimization of Polynomials’, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.698-711, Vol.27, Issue 4, 2008.
Tummeltshammer P., Hoe J.C. and Puschel M.,‘Time-Multiplexed Multiple-Constant Multiplication’, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.1551-1563, vol.26, Issue 9, 2007.
Fenn S.T.J., Benaissa. M. and Taylor, D.,‘Finite field inversion over the dual basis,’ IEEE Transactions on Very Large Scale Integration (VLSI) Systems, pp.134-137, Vol. 4, Issue 1, 1996.
Imaña. J.L.,‘Low Latency Polynomial Basis Multiplier,’ IEEE Transactions on Circuits and Systems I, pp.935-946, Vol. 58, Issue 5, 2011.
Psarakis, M., Gizopoulos, D. and Paschalis, A.‘Built-in sequential fault self-testing of array multipliers,’ IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.449-460, Vol. 24, Issue 3, 2005.
Tummeltshammer P., Hoe J.C. and Puschel M.,‘Time-Multiplexed Multiple-Constant Multiplication’, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.1551-1563, vol.26, Issue 9, 2007.
Fenn S.T.J., Benaissa. M. and Taylor, D.,‘Finite field inversion over the dual basis,’ IEEE Transactions on Very Large Scale Integration (VLSI) Systems, pp.134-137, Vol. 4, Issue 1, 1996.
Imaña. J.L.,‘Low Latency Polynomial Basis Multiplier,’ IEEE Transactions on Circuits and Systems I, pp.935-946, Vol. 58, Issue 5, 2011.
Psarakis, M., Gizopoulos, D. and Paschalis, A.‘Built-in sequential fault self-testing of array multipliers,’ IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp.449-460, Vol. 24, Issue 3, 2005.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
유한체 GF(3m)상의 고속 병렬 곱셈기의 설계
한국컴퓨터정보학회논문지
2015 .02
-
전자회로의 입력신호 제어용 곱셈연산기 개발
한국항행학회논문지
2018 .01
-
유한체상의 효율적인 세미-시스톨릭 AB² 곱셈기
한국컴퓨터정보학회논문지
2020 .01
-
복소수 데이터 처리가 가능한 멀티미디어 프로세서용 고성능 연산회로의 하드웨어 설계
한국정보통신학회논문지
2016 .01
-
NTT 기반의 효율적인 다항식 곱셈기 설계
전기전자학회논문지
2021 .03
-
행렬 곱셈을 위한 융합된 형태의 부동소수점 내적 연산 회로 구현
한국통신학회 학술대회논문집
2022 .02
-
R-LWE 암호화를 위한 근사 모듈식 다항식 곱셈기 최적화
전기전자학회논문지
2022 .12
-
224비트 소수체에서 효율적인 모듈러 곱셈
정보보호학회논문지
2019 .06
-
다항식 상등성 영지식 증명의 일반화
한국통신학회논문지
2015 .05
-
ARM Cortex-M3 상에서 곱셈 연산 최적화 구현
한국정보통신학회논문지
2018 .09
-
초저전력 인공지능 시스템을 위한 0.7V 구동 FinFET 소자를 활용한 부정확한 곱셈기 설계
한국지능시스템학회 논문지
2024 .12
-
영상처리를 위한 근사계산 기반 24×8 곱셈기 구조
한국정보기술학회논문지
2017 .01
-
듀얼 필드 모듈러 곱셈을 지원하는 몽고메리 곱셈기
한국정보통신학회논문지
2020 .06
-
IBM Q 를 이용한 논리 게이트 기반 양자 곱셈기 구현
한국통신학회 학술대회논문집
2020 .08
-
유한체상의 여분기저를 사용한 효율적인 멀티플렉서 기반 AB² 곱셈기
한국컴퓨터정보학회논문지
2020 .01
-
진보된 고속연산시스템 구성에 관한 연구
한국정보통신학회 종합학술대회 논문집
2019 .10
-
합성곱과 행렬 곱셈 연산을 지원하는 효율적 연산기 설계 및 구현
한국통신학회 인공지능 학술대회 논문집
2024 .09
-
3-way Toom-Cook 곱셈과 고속 축약 알고리듬을 이용한 521-비트 고성능 모듈러 곱셈기
한국정보통신학회논문지
2021 .12
-
스트림암호에서 원시다항식에 대한 고찰
융합보안논문지
2018 .01
-
동시연산 다중 digit을 이용한 직렬 십진 곱셈기의 설계
전자공학회논문지
2015 .04
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-002638503