메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
안세용 (서울대학교) 김태환 (서울대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2015년도 대한전자공학회 정기총회 및 추계학술대회
발행연도
2015.11
수록면
105 - 108 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The power consumed by clock network and its portion in the system have been increasing. To mitigate this trend, a concept of LC resonant clock network was proposed and it has been studied and implemented by many research groups. Recently, a study which utilize LC resonant clock in the presence of DVFS was introduced. However, so far, the previous works have not been addressed the issue of multi-corner analysis on LC resonant clock. In this work, multi-corner analysis is applied to the LC resonant clock generated by previously proposed algorithm. In our analysis, wire and transistor variations are considered. Through ISPD 2010 bench marks and HSPICE simulation, analysis results on power consumption, global clock skew, and peak-to-peak voltage swing are presented. Compared to the typical case, about 27.5% power reduction, 13% voltage swing reduction and up to 50% skew increases are observed.

목차

Abstract
I. 서론
II. 본론
Ⅲ. 실험 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0