메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
김정흠 이상헌 (인하대학교) 윤광섭 (인하대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제54권 제2호 (통권 제471호)
발행연도
2017.2
수록면
47 - 52 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

2017

C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계
김정흠 ,  이상헌 ,  윤광섭 전자공학회논문지 2017.02 학술저널

2016

Design of a 10-bit SAR ADC with Enhancement of Linearity on C-DAC Array
김정흠 ,  윤광섭 IDEC Journal of Integrated Circuits and Systems 2016.04 학술저널
C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계
김정흠 전자공학과 2016.01 학위논문

2015

C-DAC Array내 소자정합특성을 향상시킨 10비트 SAR ADC 설계
김정흠 ,  이상헌 ,  조용민 외 2명 한국통신학회 학술대회논문집 2015.06 학술대회자료

초록· 키워드

오류제보하기
본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10 비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. 850×650um<SUP>2</SUP>의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.
#SAR ADC #Linearity #C-DAC #ADC #bio-signal

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 SAR ADC 설계
Ⅲ. 측정 결과
Ⅳ. 결론
REFERENCES

참고문헌 (11)

참고문헌 신청
Tsung-Che Lu, Lan-Da Van, Chi-Sheng Lin, Chun-Ming Huang, “A 0.5V 1KS/s 2.5nW 8.52-ENOB 6.8fJ/Conversion-Step SAR ADC for Biomedical Applications,” 2011 IEEE CICC, pp. 1-4, San Jose, CA, Sept 2011. Sang-Hyun Cho, Chang-Kyo Lee, Jong-Kee Kwon, Seung-Tak Ryu, “A 550-uW 10-b 40-MS/s SAR ADC With Multistep Addition- Only Digital Error Correction,” IEEE JSSC, Vol. 46, no. 8, pp. 1881-1892, Aug 2011. Chun-Cheng Liu, Soon-Jyh Chang, Guan-Ying Huang, Yin-Zu Lin, “A 0.92mW 10-bit 50-MS/s SAR ADC in 0.13μm CMOS Process,” 2009 Symposium on VLSI Circuits, pp. 236-237, Kyoto, Japan, Jun 2009. Yung-Hui Chung, Meng-Hsuan Wu, and Hung-Sung Li “A 12-bit 8.47-fJ/Conversion-Step Capacitor-Swapping SAR ADC in 110-nm CMOS,” IEEE Transactions on and systems, Vol. 62, NO.1, Jan 2015. Yan Zhu, Chi-Hang Chan, U-Fat Chio, Sai- Weng Sin, Seng-Pan U, Rui Paulo Martins and Franco Maloberti, “Split-SAR ADCs: Improved Linearity With Power and Speed Optimization,” IEEE Transactions on VLSI Systems, Vol. 22, NO. 2, Feb 2014.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Digital Error Correction for Low Power 2b/cycle SAR ADC
Rak-Joo Sung ,  Kee-Won Kwon 대한전자공학회 학술대회 2017 .01
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
Hamed Abbasizadeh ,  Dong-Soo Lee ,  Sang-Sun Yoo 외 2명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2016 .12
SAR ADC를 위한 비교기 잡음 제거 방법
김태우 ,  양병도 대한전자공학회 학술대회 2016 .06
C-DAC Array내 소자정합특성을 향상시킨 10비트 SAR ADC 설계
김정흠 ,  이상헌 ,  조용민 외 2명 한국통신학회 학술대회논문집 2015 .06
분할-커패시터 기반의 차동 디지털-아날로그 변환기를 가진 10-bit 10-MS/s 0.18-μm CMOS 비동기 축차근사형 아날로그-디지털 변환기
정연호 ,  장영찬 한국정보통신학회논문지 2013 .02

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-569-002249266